音影先锋亚洲天堂网|电影世界尽头的爱完整版播放|国产 熟女 91|高清无码免费观看欧美日韩|韩国一区二区三区黄色录像|美女亚洲加勒比在线|亚洲综合网 开心五月|7x成人在线入口|成人网站免费日韩毛片区|国产黄片?一级?二级?三级

ICS93716YG-T Datasheet

  • ICS93716YG-T

  • Low Cost DDR Phase Lock Loop Clock Driver

  • 12頁

  • ICS

掃碼查看芯片數(shù)據(jù)手冊

上傳產(chǎn)品規(guī)格書

PDF預(yù)覽

Integrated
Circuit
Systems, Inc.
ICS93716
Low Cost DDR Phase Lock Loop Clock Driver
Recommended Application:
DDR Clock Driver
Product Description/Features:
鈥?Low skew, low jitter PLL clock driver
鈥?I
2
C for functional and output control
鈥?Feedback pins for input to output synchronization
鈥?Spread Spectrum tolerant inputs
Switching Characteristics:
鈥?PEAK - PEAK jitter (66MHz): <120ps
鈥?PEAK - PEAK jitter (>100MHz): <75ps
鈥?CYCLE - CYCLE jitter (>100MHz):<65ps
鈥?OUTPUT - OUTPUT skew: <100ps
鈥?Output Rise and Fall Time: 650ps - 950ps
Pin Configuration
CLKC0
CLKT0
VDD
CLKT1
CLKC1
GND
SCLK
CLK_INT
CLK_INC
VDDA
GND
VDD
CLKT2
CLKC2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
GND
CLKC5
CLKT5
CLKC4
CLKT4
VDD
SDATA
FBINC
FBINT
FB_OUTT
FB_OUTC
CLKT3
CLKC3
GND
28-Pin SSOP and TSSOP
Functionality
INPUTS
AVDD CLK_INT
2.5V
(nom)
2.5V
(nom)
2.5V
(nom)
L
H
<20MHz
L
H
H
L
CLK_INC CLKT CLKC
H
L
L
H
Z
L
H
H
L
Z
H
L
OUTPUTS
FB_OUTT FB_OUTC
L
H
Z
L
H
H
L
Z
H
L
PLL State
on
on
off
Bypassed/off
Bypassed/off
Block Diagram
GND
GND
FB_OUTT
FB_OUTC
SCLK
SDATA
Control
Logic
CLKT0
CLKC0
CLKT1
CLKC1
CLKT2
CLKC2
FB_INT
FB_INC
CLK_INC
CLK_INT
CLKT3
CLKC3
PLL
CLKT4
CLKC4
CLKT5
CLKC5
0420E鈥?4/01/03
ICS93716

ICS93716YG-T相關(guān)型號PDF文件下載

您可能感興趣的PDF文件資料

熱門IC型號推薦

掃碼下載APP,
一鍵連接廣大的電子世界。

在線人工客服

買家服務(wù):
賣家服務(wù):
技術(shù)客服:

0571-85317607

網(wǎng)站技術(shù)支持

13606545031

客服在線時(shí)間周一至周五
9:00-17:30

關(guān)注官方微信號,
第一時(shí)間獲取資訊。

建議反饋
返回頂部

建議反饋

聯(lián)系人:

聯(lián)系方式:

按住滑塊,拖拽到最右邊
>>
感謝您向阿庫提出的寶貴意見,您的參與是維庫提升服務(wù)的動(dòng)力!意見一經(jīng)采納,將有感恩紅包奉上哦!