本文將深入探討這些模塊的原理、常見問題以及設(shè)計要點。

復(fù)位電路部分

簡介

復(fù)位對于電路的可靠運行起著舉足輕重的作用。其基本功能是在系統(tǒng)上電時提供復(fù)位信號，直至系統(tǒng)電源穩(wěn)定后，撤銷該復(fù)位信號。為確?？煽啃裕陔娫捶€(wěn)定后還需經(jīng)過一定的延時才撤銷復(fù)位信號，以防止電源開關(guān)過程中產(chǎn)生的抖動對復(fù)位造成影響。復(fù)位不僅包括上電復(fù)位，各個模塊也都存在復(fù)位情況，如 USB 復(fù)位、網(wǎng)口復(fù)位、內(nèi)存復(fù)位、看門狗復(fù)位等。

圖 1 復(fù)位電路的作用

常見問題

在復(fù)位電路設(shè)計中，常見的問題包括未提供復(fù)位信號、復(fù)位信號驅(qū)動能力不足、復(fù)位時序不對、復(fù)位寬度不夠以及復(fù)位信號的有效電平設(shè)置不當(dāng)?shù)取＿@些問題可能會導(dǎo)致電路無法正常復(fù)位，從而影響系統(tǒng)的穩(wěn)定性。

RC 復(fù)位電路

RC 復(fù)位電路能夠?qū)崿F(xiàn)基本的復(fù)位功能，但其存在一些缺點，如無法解決電源毛刺、邊沿緩慢等問題，并且驅(qū)動能力會變差。

圖 2 RC 復(fù)位電路

專用復(fù)位芯片

以 706 芯片為例，該芯片提供電源監(jiān)控、上電復(fù)位、看門狗復(fù)位等功能。其具體特點如下：

• 復(fù)位功能：當(dāng) VCC 小于 4.65V 時復(fù)位；當(dāng)MR出現(xiàn)低電平，低于 0.8V 且持續(xù)時間達(dá)到 150ns 時復(fù)位。復(fù)位狀態(tài)為輸出一個 160 - 180ms 寬度的低脈沖。
• 電源監(jiān)控：PFO是電源監(jiān)控管腳，當(dāng) FPI 電壓低于 1.25V 時，PFO 輸出低電平，可用于對另外一組電源或者信號進(jìn)行監(jiān)控。
• 看門狗功能：在 1.6s 之內(nèi) WDI 上的信號邊沿沒有變化，即電平?jīng)]有反轉(zhuǎn)，WDO就會輸出低電平，直到 WDI 有翻轉(zhuǎn)才恢復(fù)。此外，當(dāng) VCC 低于 4.65V 時，WDO也會復(fù)位。

在使用專用復(fù)位芯片時，需要注意復(fù)位寬度、電平有效的邏輯以及看門狗 WDI 的寬度等問題。

圖 3 專用復(fù)位芯片的功能

“與” 門復(fù)位電路

在 “與” 門復(fù)位電路中，按下按鍵或沒有喂狗時，RESET 會輸出復(fù)位信號。

圖 4 “與” 門復(fù)位電路

時序部分

時序基礎(chǔ)

在高速電路中，更關(guān)注信號邊沿。以下是一些基礎(chǔ)參數(shù)：

• 時鐘頻率（Freq）：用 F 表示。
• 時鐘周期（Tcycle）：是時鐘信號完成一個完整周期所需的時間。
• 建立時間（TSetup）：如在上升沿采樣，在上升沿之前數(shù)據(jù)保持不變的時間叫建立時間，一般有最大值和最小值。接收端對建立時間有要求，必須大于最小值才能穩(wěn)定采樣。
• 保持時間（THold）：上升沿之后數(shù)據(jù)保持不變的時間，用于保證采樣的穩(wěn)定可靠。
• 時鐘輸出延時（TCO）：器件上時鐘的輸入和輸出的延時，受器件工藝的影響。
• PCB 傳輸延時（TFIT）：受走線長度、走線內(nèi)外層等因素影響。
• 時鐘偏差（Tjitter）：即時鐘抖動。
• 建立時間裕量（TsetupMargin）：為保證時鐘可靠采樣，建立時間需大于最小值。
• 保持時間裕量（TholdMargin）：同理，保持時間也需滿足一定要求。

圖 5 時序基礎(chǔ)參數(shù)

時序設(shè)計介紹

建立時間是指在時鐘沿到來之前數(shù)據(jù)從不穩(wěn)定到穩(wěn)定所需的時間。如果建立時間不滿足要求，數(shù)據(jù)將不能在這個時鐘上升沿被穩(wěn)定地打入觸發(fā)器。保持時間則是指在觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間。如果保持時間不夠，數(shù)據(jù)同樣不能被穩(wěn)定地打入觸發(fā)器。

圖 6 建立時間和保持時間

舉例

在分析建立時間和保持時間時，分沒有延時和有延時兩種情況。當(dāng)沒有延時時，相關(guān)參數(shù)之間存在特定的關(guān)系；而在實際情況中，時鐘的傳輸存在延時，即常說的時鐘偏斜，它與時鐘抖動有所不同，時鐘偏斜是一個方向的，而時鐘抖動是兩個方向的。

圖 7 時鐘偏斜情況

時鐘電路部分

晶體時鐘電路

經(jīng)典的晶體時鐘電路包含兩個負(fù)載電容和一個反饋電阻。在電容選擇方面，需要考慮晶體的容性負(fù)載CL和隱性電容CS。如果忽略隱性電容，CL1和CL2通常選擇為2CL，但實際中由于隱性電容的存在，會向1.5CL靠近選擇。例如，當(dāng)晶體數(shù)據(jù)手冊中建議容性負(fù)載CL為 12.5pF 時，可選擇 25pF（兩倍），然后向偏小值靠近，選擇 22pF（常規(guī)參數(shù)電容）。同時，RTC 的電阻一定要大于 10M。在 PCB 設(shè)計時，需要注意離處理器近、晶體附近信號避讓、包地處理、晶體下所有層不要走線以及注意晶振的使用溫度等問題。

圖 8 晶體時鐘電路

晶振時鐘電路

晶振時鐘電路原理圖中，L1 為磁珠。器件的作用如下：

• R1：可以減少諧波，進(jìn)行阻抗匹配，減少反射信號的干擾。有源晶振的輸出是方波，當(dāng)阻抗不匹配時會引起諧波干擾，加上串聯(lián)電阻后，該電阻與輸入電容構(gòu)成 RC 電路將方波變成正弦波。
• C5：與串聯(lián)電阻組成 RC 濾波電路，減少時鐘信號的過沖。
• 電源引腳：有源晶振的電源引腳最好通過一個磁珠后接入電源，以降低電源噪聲對時鐘輸出頻率的影響。晶振電源的去耦電容匹配也很重要，一般選 3 個，容值依次遞減，在 PCB 布局中要注意這 3 個電容離電源越近容值越小。此外，有源晶振的時鐘輸出端串聯(lián)一個小電阻，可減少信號反射。在 PCB 設(shè)計時，耦合電容應(yīng)盡量靠近晶振的電源引腳，晶振的外殼必須接地，晶振下面不要布線，時鐘信號的走線應(yīng)盡量短，線寬大一些，晶振不要放置在 PCB 板的邊緣。
  
  圖 9 晶振時鐘電路

時鐘驅(qū)動器

典型的時鐘驅(qū)動器電路采用由單端到差分的設(shè)計，具有一定的負(fù)載能力、特定的占空比、通道偏移和器件之間偏移等特性。例如，它可以帶動一定容性負(fù)載的 ADC 芯片。

MCU 模塊電路設(shè)計

最小系統(tǒng)

MCU 最小系統(tǒng)的組成包括主芯片、電源與接地、晶體振蕩器、復(fù)位電路、調(diào)試系統(tǒng)（JTAG、UART）和存儲系統(tǒng)。Cortex - M3 的最小系統(tǒng)組成包含時鐘模塊、復(fù)位模塊、電源系統(tǒng)、調(diào)試系統(tǒng)和存儲系統(tǒng)等。其引腳可分為電源、復(fù)位與啟動、晶振、下載、GPIO 等幾類。在 MCU 電源設(shè)計方面，芯片內(nèi)部有多個功能單元，采用多引腳供電可就近獲取電源，不同單元采用獨立的電源引腳可避免相互影響，同時每個電源引腳附近應(yīng)加上退藕電容，以減少電源電壓的微小波動。關(guān)于 VBAT 引腳，當(dāng)使用電池或其他電源連接到該引腳時，在 VDD 斷電時可保存?zhèn)浞菁拇嫫鞯膬?nèi)容和維持 RTC 的功能；若應(yīng)用中未使用外部電池，VBAT 引腳應(yīng)接到 VDD 引腳上。STM32 有高速外部時鐘（HSE）、高速內(nèi)部時鐘（HSI）、低速外部時鐘（LSE）和低速內(nèi)部時鐘（LSI）四個時鐘源，在對時鐘精度要求較高的場合，一般選擇外部時鐘源，且每個外設(shè)都有外設(shè)時鐘開關(guān)，使用時需注意開啟或關(guān)閉。

最小系統(tǒng)設(shè)計

雖然最小系統(tǒng)的原理基本相同，但在不同場合可能會存在細(xì)微差別。例如，在對功耗要求較高的應(yīng)用中，可能會更加注重外設(shè)時鐘的管理；而在對穩(wěn)定性要求較高的場合，復(fù)位電路和時鐘電路的設(shè)計可能會更加精細(xì)。


綜上所述，在電路設(shè)計中，復(fù)位電路、時序、時鐘電路和 MCU 模塊的設(shè)計都需要綜合考慮各種因素，以確保電路系統(tǒng)的穩(wěn)定可靠運行。在實際設(shè)計過程中，還需要根據(jù)具體的應(yīng)用需求和電路特點，靈活調(diào)整設(shè)計參數(shù)，不斷優(yōu)化設(shè)計方案。