在某些特定的電路應(yīng)用場(chǎng)景中，為了避免誤動(dòng)作或者去除干擾信號(hào)，需要對(duì)信號(hào)進(jìn)行窗口檢測(cè)。滯回電路因其獨(dú)特的特性，在這類應(yīng)用中發(fā)揮著重要作用。滯回電路具有兩個(gè)閾值電平，能夠?qū)?yīng)輸出兩種不同的狀態(tài)，并且在兩個(gè)閾值之間的狀態(tài)變化不會(huì)引發(fā)電平的跳變。在一些受成本限制的設(shè)計(jì)方案中，采用分立器件搭建滯回電路是一種常見的選擇。

三極管滯回電路設(shè)計(jì)方案

我們以一個(gè)具體的三極管滯回電路設(shè)計(jì)為例，來(lái)詳細(xì)闡述其工作原理和設(shè)計(jì)過(guò)程。該電路的設(shè)計(jì)目標(biāo)是：當(dāng)輸入信號(hào) IN 大于 2V 時(shí)，輸出高電壓；當(dāng) IN 小于 1.6V 時(shí)，輸出低電壓；而當(dāng) IN 介于 1.6V 和 2V 之間時(shí)，輸出狀態(tài)保持與之前相同。

假設(shè)輸入信號(hào) V2 是一個(gè)幅值在 0V - 5V 之間變化的鋸齒波，IN 的開啟電壓記為 VH，關(guān)閉電壓記為 VL，三極管的 VBE 電壓為 0.7V，并且在計(jì)算過(guò)程中忽略三極管的其他導(dǎo)通電壓。

該電路存在三種不同的工作狀態(tài)：

• 狀態(tài)一：Q2 導(dǎo)通，此時(shí)輸出 VOUT 為低電平。
• 狀態(tài)二：當(dāng) V2 電壓持續(xù)上升時(shí)，Q1 導(dǎo)通，Q2 截止。此時(shí)，VH 的計(jì)算公式為 VH = 0.7 + (V1 * R2) / (Rc2 + R2)，輸出 VOUT 為高電平。
• 狀態(tài)三：當(dāng) V2 電壓持續(xù)下降時(shí)，Q1 截止，Q2 導(dǎo)通。此時(shí)，VL 的計(jì)算公式為 VL = 0.7 + (V1 * R2) / (Rc1 + R2)，輸出 VOUT 為低電平。

通過(guò)聯(lián)立上述方程，可以解得 Rc1 = 4.56 * R2，Rc2 = 2.85 * R2。為了保證電路的功耗在合理范圍內(nèi)，我們選取 R2 = 2K，進(jìn)而計(jì)算出 Rc1 = 9.12K，Rc2 = 5.70K。
根據(jù)上述參數(shù)進(jìn)行電路仿真，得到相應(yīng)的仿真結(jié)果。同時(shí)，在實(shí)驗(yàn)室中根據(jù)現(xiàn)有電阻取值搭建實(shí)際電路，進(jìn)行實(shí)測(cè)。實(shí)測(cè)結(jié)果顯示，VH 電壓為 2.08V，VL 電壓為 1.28V。

改進(jìn)電路設(shè)計(jì)

如果需要輸出低電平為零，我們可以對(duì)原電路進(jìn)行改進(jìn)。改進(jìn)后的電路能夠?qū)崿F(xiàn)：當(dāng) IN 信號(hào)大于 2V 時(shí)，輸出低電壓；當(dāng) IN 小于 1.3V 時(shí)，輸出高電壓；而當(dāng) IN 介于 1.3V 和 2V 之間時(shí)，輸出狀態(tài)保持與之前相同。

注意事項(xiàng)

在設(shè)計(jì)和應(yīng)用滯回電路時(shí)，有以下幾點(diǎn)需要特別注意：

1. 電阻阻值誤差的影響：電阻阻值的誤差會(huì)對(duì)閾值精度產(chǎn)生一定的影響。為了提高信號(hào)的閾值寬度，可以通過(guò)對(duì)輸入信號(hào)進(jìn)行分壓處理。
2. 輸出電壓的處理：Q2 輸出電壓存在明顯的壓差，在實(shí)際應(yīng)用中可以搭配其他電路來(lái)實(shí)現(xiàn)更理想的輸出效果。
3. 輸入電壓范圍的限制：該電路存在一定的局限性，對(duì)輸入電壓的范圍有較高的要求。在設(shè)計(jì)過(guò)程中，需要根據(jù)具體的應(yīng)用場(chǎng)景合理選擇輸入電壓范圍。
4. 電源供電方式：電路的電源可以使用穩(wěn)壓管供電，以保證電源的穩(wěn)定性，從而提高電路的性能。
5. 參數(shù)忽略的影響：在計(jì)算過(guò)程中，忽略三極管的部分參數(shù)是為了簡(jiǎn)化計(jì)算過(guò)程。經(jīng)過(guò)實(shí)際驗(yàn)證，這種忽略對(duì)最終結(jié)果的影響可以忽略不計(jì)。