在無(wú)刷直流（BLDC）電機(jī)的控制系統(tǒng)中，6 路 PWM 信號(hào)精準(zhǔn)控制上下橋 MOSFET 的開(kāi)關(guān)是系統(tǒng)運(yùn)行的核心。而驅(qū)動(dòng) IC 對(duì) PWM 高低電平有效性的配置，經(jīng)歷了從 “上高下低” 到 “上高下高” 的顯著轉(zhuǎn)變。這一轉(zhuǎn)變背后，不僅僅是邏輯定義的不同，更是技術(shù)與可靠性不斷進(jìn)化的體現(xiàn)。下面，我們就來(lái)深入揭秘這兩種 PWM 配置邏輯的本質(zhì)與選擇依據(jù)。

PWM 控制基礎(chǔ)：理解 “有效電平”

驅(qū)動(dòng) IC 的重要任務(wù)之一，是將來(lái)自 MCU 的低功率 PWM 信號(hào)進(jìn)行放大，使其成為足以驅(qū)動(dòng) MOSFET 柵極的強(qiáng)信號(hào)。在此過(guò)程中，明確 PWM 信號(hào)何種電平代表開(kāi)啟對(duì)應(yīng)的 MOSFET 至關(guān)重要。

1. “上高下高”（Active High for Both）

定義：無(wú)論是上橋臂還是下橋臂 MOSFET，其對(duì)應(yīng)的 PWM 輸入高電平代表開(kāi)啟指令；低電平代表關(guān)閉指令。
示意：上橋 PWM 為高電平時(shí)，上 MOS 管開(kāi)啟；下橋 PWM 為高電平時(shí)，下 MOS 管開(kāi)啟；兩者低電平時(shí)，對(duì)應(yīng) MOS 管關(guān)閉。
核心要求：同一相的上下橋 PWM 絕不能同時(shí)為高電平，否則會(huì)造成可怕的直通短路（Shoot - Through），瞬間燒毀 MOSFET。以屹晶微的 EG2132 為例，它是典型的 “上高下高” 控制方式。

2. “上高下低”（Active High for Top, Active Low for Bottom）

定義：上橋臂 MOSFET 對(duì)應(yīng)的 PWM 輸入，高電平代表開(kāi)啟；下橋臂 MOSFET 對(duì)應(yīng)的 PWM 輸入，低電平代表開(kāi)啟（相當(dāng)于 “有效低”）。
示意：上橋 PWM 為高電平時(shí)，上 MOS 管開(kāi)啟；下橋 PWM 為低電平時(shí)，下 MOS 管開(kāi)啟；上橋低電平且下橋高電平時(shí)，對(duì)應(yīng) MOS 管關(guān)閉。
核心要求：同一相的 PWM 絕不能出現(xiàn)上橋?yàn)楦摺⑾聵驗(yàn)榈偷慕M合，這也是導(dǎo)致直通短路的致命組合。以屹晶微的 EG2103 為例，它是典型的 “上高下低” 控制方式。

永恒不變的鐵律：嚴(yán)防死守 “直通”

無(wú)論采用哪種邏輯配置，防止同一相的上下橋 MOSFET 同時(shí)導(dǎo)通是驅(qū)動(dòng)設(shè)計(jì)的核心原則，也是所有驅(qū)動(dòng) IC 設(shè)計(jì)中優(yōu)先級(jí)最高的任務(wù)?，F(xiàn)代驅(qū)動(dòng) IC 通常具備以下關(guān)鍵保護(hù)機(jī)制：

• 集成死區(qū)時(shí)間控制（Integrated Dead Time）：確保在上下橋切換的瞬間，預(yù)留一段兩者都關(guān)閉的安全時(shí)間，徹底杜絕因開(kāi)關(guān)延遲導(dǎo)致的瞬態(tài)直通。
• 高級(jí)防護(hù)電路：針對(duì)可能引起意外導(dǎo)通的現(xiàn)象（如 MOSFET 關(guān)斷時(shí)柵極的電壓振鈴 Ring、柵極承受過(guò)大的負(fù)壓 dv/dt 等），內(nèi)置防護(hù)電路，大幅提升系統(tǒng)魯棒性。以屹晶微的 EG2132 的真值表為例，就體現(xiàn)了這些防護(hù)機(jī)制的作用。

歷史的烙?。簽楹卧?“上高下低” 的天下

回顧早期 BLDC 驅(qū)動(dòng)方案，驅(qū)動(dòng) IC 的集成度、工藝水平和內(nèi)部邏輯復(fù)雜度有限。在外部可靠地實(shí)現(xiàn)防止 “上高下低”（即上橋高 + 下橋低）同時(shí)出現(xiàn)的直通組合時(shí)，硬件邏輯上有一個(gè) “巧妙” 的解決方案：使用簡(jiǎn)單的與非門(mén)電路（NAND gate）。對(duì)于下橋臂 “低電平有效” 的設(shè)計(jì)，將下橋的 PWM 輸入信號(hào)取反后再控制 MOSFET，其邏輯恰好可以通過(guò)一個(gè)簡(jiǎn)單的與非門(mén)實(shí)現(xiàn)。這種方案在當(dāng)時(shí)硬件資源受限的情況下，成本低、實(shí)現(xiàn)相對(duì)簡(jiǎn)單、可靠性滿足基本要求，因此 “上高下低” 邏輯成為了早期驅(qū)動(dòng)設(shè)計(jì)的主流選擇。

時(shí)代的進(jìn)步：為何現(xiàn)在主流是 “上高下高”

隨著技術(shù)的不斷發(fā)展，現(xiàn)代柵極驅(qū)動(dòng) IC 的制造工藝、集成能力和設(shè)計(jì)復(fù)雜度已經(jīng)有了顯著提升。內(nèi)部的數(shù)字邏輯、高精度死區(qū)控制、先進(jìn)保護(hù)功能都高度集成化。在這種背景下，“上高下高” 邏輯的優(yōu)勢(shì)被充分發(fā)揮，逐漸成為新設(shè)計(jì)的首選。

• 更高的抗干擾能力：“上高下低” 要求 MCU 對(duì)下橋 PWM 輸出低電平作為有效開(kāi)啟信號(hào)。在復(fù)雜的電磁環(huán)境中，低電平信號(hào)更容易受到干擾，誤觸發(fā) MOSFET 開(kāi)啟的風(fēng)險(xiǎn)略高。而 “上高下高” 的開(kāi)啟都是高電平，干擾使其達(dá)到有效門(mén)檻的可能性相對(duì)較低。
• 更符合直覺(jué)的邏輯：“高電平開(kāi)啟” 對(duì)于大多數(shù)工程師來(lái)說(shuō)，是更自然、更符合直覺(jué)的邏輯定義方式（比如繼電器的控制、普通 GPIO 點(diǎn)亮 LED 等）。設(shè)計(jì)理解和代碼編寫(xiě)更容易，降低人為錯(cuò)誤的可能性?！吧细呦碌汀?的混合邏輯（上橋高有效，下橋低有效）則需要額外的思維轉(zhuǎn)換，增加認(rèn)知負(fù)擔(dān)。
• 上下電狀態(tài)更可靠：MCU 在啟動(dòng)或復(fù)位時(shí)，IO 口往往處于默認(rèn)的低電平或高阻態(tài)。“上高下高” 邏輯下，這種默認(rèn)狀態(tài)會(huì)自然地關(guān)閉所有 MOSFET，帶來(lái)更高的上電安全性。而對(duì)于 “上高下低” 邏輯，MCU 的下橋口在默認(rèn)輸出低電平（或某些配置下的狀態(tài)）時(shí)，可能就對(duì)應(yīng)于下橋 MOSFET 的意外開(kāi)啟狀態(tài)，存在一定風(fēng)險(xiǎn)。
• 簡(jiǎn)化接口設(shè)計(jì)：隨著驅(qū)動(dòng) IC 集成度提高，復(fù)雜的防直通邏輯都放在了 IC 內(nèi)部，不需要再依賴外部的邏輯門(mén)電路。工程師只需關(guān)注 “輸出高代表開(kāi)啟” 這一統(tǒng)一指令即可，接口設(shè)計(jì)更簡(jiǎn)潔。

總結(jié)：可靠性至上的選擇

驅(qū)動(dòng) IC 中 PWM 邏輯從 “上高下低” 到 “上高下高” 的演變，清晰地展現(xiàn)了技術(shù)升級(jí)的路徑：從早期依賴外部邏輯應(yīng)對(duì)資源限制的 “權(quán)宜之計(jì)”，發(fā)展到依托高度集成化 IC 實(shí)現(xiàn)內(nèi)在邏輯優(yōu)化和可靠性提升的 “最優(yōu)解”?，F(xiàn)代 “上高下高” 配置憑借其優(yōu)異的抗干擾性能、符合直覺(jué)的接口、更高的上下電安全性，以及對(duì)驅(qū)動(dòng) IC 先進(jìn)內(nèi)建保護(hù)機(jī)制的完美契合，成為了當(dāng)今高性能、高可靠性 BLDC 控制系統(tǒng)設(shè)計(jì)的首選邏輯方案。