于專用集成電路的出現(xiàn)，電流監(jiān)測(cè)變得更加簡(jiǎn)單。電流監(jiān)測(cè)集成電路隨處可見，而且在大多數(shù)情況下效果很好，各種儀表放大器也是如此，因此使用分立器件構(gòu)建電流監(jiān)測(cè)器似乎有些多余，但在某些情況下，使用分立元件的電路可能是最佳方法，尤其是如果可以使用隨處可見的低壓部件。　　本設(shè)計(jì)方案中的電路源于需要監(jiān)控伺服系統(tǒng) +180/180V 電源的兩個(gè)電源軌中的電流。圖 1顯示了用于監(jiān)控負(fù)電源軌的電路的相關(guān)部分。監(jiān)控正電源軌的電路用 pnp 器件代替了 npn。使用廉價(jià)的雙晶體管和 1% 電阻來(lái)設(shè)置 Iref 以及 Re1 和 Re2 可獲得最佳效果。Rsens應(yīng)為 0.1%，并充分考慮功率耗散。

　　圖 1負(fù)電源軌監(jiān)控電路
　　這種電路以及所有使用這種拓?fù)涞碾娐返撵`感源自電流鏡拓?fù)浜鸵韵赂拍睿篟sense 中的變化電流以及因此 Rsense 兩端的電壓會(huì)以線性方式改變 Re2 中的電流以及因此 Rc1 兩端的電壓。
　　圖 1 中的電路的實(shí)用性歸功于 Re1 和 Re2。使 Ireffairy 非常小，使 Re2 和 Re1 非常大且值相等，可增加發(fā)射極電壓相對(duì)于 Rsense 兩端電壓的相對(duì)值。這反過(guò)來(lái)又降低了當(dāng)負(fù)載在無(wú)負(fù)載和滿負(fù)載之間變化時(shí)輸出器件的 Vce 的變化。
　　因此，通過(guò)合理選擇 Iref、Re1、Re2、Rc2 和 Rc1，可以防止 Q2 進(jìn)入飽和狀態(tài)，同時(shí)不會(huì)超過(guò)晶體管的最大工作電壓。請(qǐng)記住，hoe=I（集電極）/VA （早期電壓）意味著減少 Icals 的變化會(huì)減少 β 的變化，從而改善線性度。Rc是 Rc1 和 Rc2 的總和，因此 Rc1/Rc 比率決定了無(wú)負(fù)載時(shí) Vout? 處的偏移量。滿載時(shí) Rsense 上產(chǎn)生的電壓決定了 Re2 和 Rc1 中電流的變化，因此決定了 Vout? 處的滿量程輸出。一旦確定了 Iref 的值，計(jì)算 Rc 和 Rd 上所需的無(wú)負(fù)載電壓就很簡(jiǎn)單了。通過(guò)使用發(fā)射極電阻，變化的 Vce 對(duì) Q2 的 β 的影響顯著降低，并且檢查模擬數(shù)據(jù)表明 β 的變化對(duì)負(fù)載電流和輸出電壓之間的相關(guān)性的影響相對(duì)較小。從所獲得的結(jié)果來(lái)看，使用類似于威爾遜電流鏡的配置可能是不必要的?！　D 2 和圖 3顯示了恒流源產(chǎn)生 Iref 的替代方案。如果 Vss 穩(wěn)定且無(wú)紋波，則可以省略恒流發(fā)生器，并可以選擇 Rd 的值來(lái)提供 Iref。

　　圖2恒流源產(chǎn)生Iref的替代方案。

　　圖 3 FET 偏置設(shè)置使得啟動(dòng)時(shí) Iref 不會(huì)導(dǎo)致 Vce 或 Vds 超過(guò)最大值?！　D 4反轉(zhuǎn) Vout、 ，消除偏移，將輸出調(diào)整至所需范圍，并可過(guò)濾輸出以處理電源紋波或負(fù)載尖峰。如果使用帶 ADC 的微控制器，則電路可簡(jiǎn)化為僅反轉(zhuǎn) Vout。

　　圖 4反轉(zhuǎn) Vout? 可消除偏移，將輸出縮放到所需范圍，并可過(guò)濾輸出以處理電源紋波或負(fù)載尖峰。