計數器的工作是通過每個時鐘脈沖將計數器的內容增加一個計數來進行計數。當由時鐘輸入激活時，增加其數字或狀態(tài)序列的計數器被稱為在“向上計數”模式下運行。同樣，當由時鐘輸入激活時減少其數字或狀態(tài)序列的計數器被稱為在“向下計數”模式下運行。在向上和向下模式下運行的計數器稱為雙向計數器。
　　計數器是順序邏輯設備，由外部定時脈沖或時鐘信號激活或觸發(fā)。計數器可以構造為同步電路或異步電路。使用同步計數器，所有數據位都會隨著時鐘信號的施加而同步變化。而異步計數器電路與輸入時鐘無關，因此數據位會在不同時間相繼改變狀態(tài)。
　　那么，計數器就是順序邏輯設備，它遵循由外部時鐘 (CLK) 信號觸發(fā)的預定計數狀態(tài)序列。特定計數器在再次返回其原始第一狀態(tài)之前前進的狀態(tài)或計數序列數稱為模數 ( MOD )。換句話說，模數（或簡稱模數）是計數器計數的狀態(tài)數，是計數器的分頻數。
　　模數計數器（或簡稱為MOD 計數器）是根據計數器在返回其原始值之前將按順序經過的狀態(tài)數來定義的。例如，一個 2 位計數器以二進制從 00 2計數到 11 2，即以十進制從 0 到 3，其模數值為 4（00 → 01 → 10 → 11，然后返回到 00），因此被稱為模 4 或 mod-4 計數器。還要注意，從 00 到 11 需要四個時鐘脈沖。
　　由于在這個簡單的例子中只有兩位，（n = 2），那么計數器可能的輸出狀態(tài)的最大數量（最大模數）為：2 n = 2 2或 4。但是，可以通過將多個計數級級聯(lián)在一起來設計計數器，使其按順序計數到任意數量的 2 n狀態(tài)，以產生單個模數或 MOD-N 計數器。
　　因此，“Mod-N”計數器需要“N”個觸發(fā)器連接在一起來計數單個數據位，同時提供 2 n 個不同的輸出狀態(tài)（n 為位數）。請注意，N 始終是整數值。
　　我們可以看到，MOD計數器的模數值是2的整數冪，即2、4、8、16等，根據所用觸發(fā)器的數量以及它們的連接方式產生n位計數器，從而確定計數器的類型和模數。
　　D型觸發(fā)器
　　MOD 計數器使用“觸發(fā)器”制成，單個觸發(fā)器可以產生 0 或 1 的計數，最大計數為 2。我們可以使用不同類型的觸發(fā)器設計，SR、JK、JK 主從、D 型甚至 T 型觸發(fā)器來構建計數器。但為了簡單起見，我們將使用 D 型觸發(fā)器（DFF），也稱為數據鎖存器，因為使用單個數據輸入和外部時鐘信號，并且也是正邊沿觸發(fā)的。
　　D 型觸發(fā)器（例如 TTL 74LS74）可以由基于 SR 或 JK 的邊沿觸發(fā)觸發(fā)器制成，具體取決于您希望它在時鐘脈沖的正沿或前沿（0 到 1 轉換）還是負沿或后沿（1 到 0 轉換）上改變狀態(tài)。這里我們假設一個正沿、前沿觸發(fā)的觸發(fā)器。您可以在以下有關D 型觸發(fā)器的鏈接中找到更多信息?！　 型觸發(fā)器和真值表

　　d型觸發(fā)器
　　D 型觸發(fā)器 (DFF) 的操作非常簡單，因為它只有一個數據輸入（稱為“D”）和一個額外的時鐘“CLK”輸入。這允許在時鐘信號的控制下存儲單個數據位（0 或 1），從而使 D 型觸發(fā)器成為同步設備，因為輸入端的數據僅在時鐘脈沖的觸發(fā)沿傳輸到觸發(fā)器輸出。
　　因此，從真值表可知，如果在施加正時鐘脈沖時數據輸入端為邏輯“1”（高電平），則觸發(fā)器將置位并在“Q”處存儲邏輯“1”，并在Q處存儲互補的“0”。同樣，如果在施加另一個正時鐘脈沖時數據輸入端為低電平，則觸發(fā)器將復位并在“Q”處存儲“0”，并在Q處存儲結果“1” 。
　　然后，當時鐘 (CLK) 輸入為高電平時，D 型觸發(fā)器的輸出“Q”將響應輸入“D”的值。當時鐘輸入為低電平時，“Q”處的條件（無論是“1”還是“0”）將保持到下一次時鐘信號變?yōu)楦唠娖街吝壿嬰娖健?”為止。因此，“Q”處的輸出僅在時鐘輸入從“0”（低電平）值變?yōu)椤?”（高電平）時才改變狀態(tài)，使其成為正邊沿觸發(fā)的 D 型觸發(fā)器。請注意，負邊沿觸發(fā)的觸發(fā)器的工作方式完全相同，只是時鐘脈沖的下降沿是觸發(fā)沿。
　　現在我們知道了邊沿觸發(fā) D 型觸發(fā)器的工作原理，讓我們看看如何將它們連接在一起形成 MOD 計數器。
　　二分頻計數器
　　邊沿觸發(fā) D 型觸發(fā)器是一種實用且用途廣泛的構建塊，可用于構建 MOD 計數器或任何其他類型的時序邏輯電路。通過將Q輸出重新連接到“D”輸入（如圖所示），并創(chuàng)建反饋回路，我們可以僅使用時鐘輸入將其轉換為二進制二分頻計數器，因為Q輸出信號始終是 Q 輸出信號的反相?！　《诸l計數器和時序圖

　　除以兩個 mod 計數器
　　時序圖顯示“Q”輸出波形的頻率恰好是時鐘輸入的一半，因此觸發(fā)器充當分頻器。如果我們添加另一個 D 型觸發(fā)器，使“Q”處的輸出成為第二個 DFF 的輸入，那么第二個 DFF 的輸出信號將是時鐘輸入頻率的四分之一，依此類推。因此，對于“n”個觸發(fā)器，輸出頻率除以 2n，步長為 2。
　　請注意，這種分頻方法在順序計數電路中使用非常方便。例如，使用 60 分頻計數器可以將 60Hz 主頻信號降低到 1Hz 定時信號。6 分頻計數器會將 60Hz 降低到 10Hz，然后將其饋送到 10 分頻計數器，將 10Hz 降低到 1Hz 定時信號或脈沖等。
　　MOD-4 計數器
　　從技術上講，單個觸發(fā)器不僅是一種 1 位存儲設備，而且可以將其視為 MOD-2 計數器，因為它只有一個輸出，在施加時鐘信號時，計數結果為 2，即 0 或 1。但單個觸發(fā)器本身產生的計數序列有限，因此，通過將更多觸發(fā)器連接在一起形成一個鏈，我們可以增加計數容量并構建任意值的 MOD 計數器。
　　如果單個觸發(fā)器可以視為模 2 或 MOD-2 計數器，那么添加第二個觸發(fā)器將為我們提供一個 MOD-4 計數器，使其能夠以四個離散步驟進行計數。總體效果是將原始時鐘輸入信號除以四。然后，這個 2 位 MOD-4 計數器的二進制序列將是：00、01、10 和 11，如圖所示?！　OD-4 計數器和時序圖

　　模數計數器
　　請注意，為簡單起見，盡管此連接代表異步計數器，但上述時序圖中 QA、QB 和 CLK 的開關轉換顯示為同時進行。實際上，在正向時鐘 (CLK) 信號的應用與 QA 和 QB 的輸出之間會有非常小的開關延遲。
　　我們可以使用真值表和狀態(tài)圖直觀地展示這個 2 位異步計數器的操作。
　　MOD-4 計數器狀態(tài)圖
　　　　從計數器的真值表中我們可以看出，通過讀取 QA 和 QB 的值，當 QA = 0 且 QB = 0 時，計數為 00。在施加時鐘脈沖之后，值變?yōu)?QA = 1，QB = 0，計數為 01。在下一個時鐘脈沖到來后，值發(fā)生變化并變?yōu)?QA = 0，QB = 1，計數為 10。最后值變?yōu)?QA = 1，QB = 1，計數為 11。施加下一個時鐘脈沖導致計數回到 00，此后它按照二進制序列連續(xù)向上計數：00、01、10、11、00、01……
　　然后，我們看到 MOD-2 計數器由單個觸發(fā)器組成，而 MOD-4 計數器需要兩個觸發(fā)器，這樣它就可以以四個離散步驟進行計數。我們可以輕松地在 MOD-4 計數器的末端添加另一個觸發(fā)器，以生成 MOD-8 計數器，從而為我們提供從 000 到 111 計數的 2 3二進制序列，然后再重置回 000。第四個觸發(fā)器將構成 MOD-16 計數器，依此類推，事實上，只要我們愿意，我們可以繼續(xù)添加額外的觸發(fā)器。　　MOD-8 計數器和狀態(tài)圖

　　mod-8 mod 計數器
　　因此，我們可以構造模數計數器，使其具有 2n個狀態(tài)的自然計數，從而給出模數計數為 2、4、8、16 等的計數器，然后再重復。但有時需要有一個模數計數器，它在正常計數過程中將其計數重置為零，并且沒有 2 的冪的模數。例如，模數為 3、5、6 或 10 的計數器。
　　模“m”計數器
　　計數器（無論是同步計數器還是異步計數器）都按照一組二進制數列一次計數，因此“n”位計數器自然地充當模 2 n計數器。但是，我們可以構造模計數器來計數到我們想要的任何值，方法是使用一個或多個外部邏輯門，使其跳過幾個輸出狀態(tài)并在任何計數時終止，將計數器重置為零，也就是說所有觸發(fā)器的 Q = 0。
　　對于模數“m”計數器，它們不會計數到所有可能的狀態(tài)，而是計數到“m”值，然后返回零。顯然，“m”是一個小于 2 n 的數字，（m < 2 n）。那么我們如何讓二進制計數器在計數過程中返回零呢？
　　幸運的是，除了計數（向上或向下）之外，計數器還可以具有稱為CLEAR和PRESET的附加輸入，這使得可以將計數清除為零（所有 Q = 0）或將計數器預設為某個初始值。TTL 74LS74 具有低電平有效的預設和清除輸入。
　　為簡單起見，我們假設 CLEAR 輸入全部連接在一起，并且是高電平有效輸入，當 Clear 輸入等于 0（低電平）時，觸發(fā)器可以正常運行。但如果 Clear 輸入處于邏輯電平“1”（高電平），則時鐘信號的下一個正邊沿會將所有觸發(fā)器重置為狀態(tài) Q = 0，而不管下一個時鐘信號的值如何。
　　還要注意，由于所有清除輸入都連接在一起，因此在計數開始之前，也可以使用單個脈沖將所有觸發(fā)器的輸出 (Q) 清除為零，以確保計數實際上從零開始。此外，一些較大位的計數器有一個額外的 ENABLE 或 INHIBIT 輸入引腳，允許計數器在計數周期的任何時間點停止計數并保持其當前狀態(tài)，然后再繼續(xù)計數。這意味著可以隨意停止和啟動計數器，而無需將輸出重置為零。
　　Modulo-5 模數計數器
　　假設我們要設計一個 MOD-5 計數器，我們該怎么做呢？首先我們知道“m = 5”，所以 2 n必須大于 5。由于 2 1  = 2、2 2 =  4、2 3 =  8，且 8 大于 5，所以我們需要一個至少有三個觸發(fā)器 (N = 3) 的計數器，以便為我們提供 000 到 111（十進制為 0 到 7）的自然二進制計數。
　　使用上面的 MOD-8 計數器示例。其自然計數的真值表如下：　　MOD-8 計數器和真值表

　　模數計數器和真值表
　　由于我們要構建一個MOD-5 計數器，因此我們需要修改上面的 3 位計數器電路，以便它在計數 5 后將自身重置回零。即計數序列為：1→2→3→4→5→重置，依此類推。
　　MOD-5 計數器將產生一個從 0 到 4 的 3 位二進制計數序列，因為 000 是有效計數狀態(tài)，從而給出二進制計數序列：000、001、010、011、100。因此，我們需要計數器電路在下一個計數狀態(tài)下重置自身，因為計數六（下一個計數）將產生輸出條件：QA = 1、QB = 0 和 QC = 1（二進制），如下面的狀態(tài)圖所示。　　MOD-5 計數序列

　　mod-5 計數序列　　我們可以解碼這個輸出狀態(tài) 101 (5)，借助 3 輸入與門 (TTL 74LS11) 和反相器或非門 (TTL 74LS04)，給我們一個信號，將計數器清零 (Clr)。由反相器和數字邏輯與門組成的組合邏輯電路的輸入分別連接到 3 位計數器輸出：QA、QB 和 QC。

　　3輸入與門
　　因此，除了我們想要的輸入序列之外，對于任何輸入組合，3 輸入與門的輸出都將處于邏輯電平“0”（低電平）。
　　以二進制代碼表示，輸出序列數將如下所示：000、001、010、011、100。
　　雖然計數器似乎一直計數到 101 狀態(tài)，但當異步計數序列達到下一個二進制狀態(tài) 101 (5) 時，組合邏輯解碼電路將檢測到此 101 條件，因此 AND 門將產生邏輯電平“1”(高電平) 輸出，將計數器重置回其初始零狀態(tài)。因此，計數器只能在此 101 臨時狀態(tài)保持幾納秒，然后重置回 000。
　　因此，我們可以使用 AND 門的輸入解碼，在計數器輸出 5（十進制）計數后將其重置為零，從而得到所需的 MOD-5 計數器。當解碼電路的輸出為低電平時，它對計數序列沒有影響?！　∧?5 模計數器和真值表

　　5模計數器電路
　　然后，我們可以圍繞基本計數器使用組合邏輯解碼電路（同步或異步）來產生我們需要的任何類型的 MOD 計數器，因為每個計數器的唯一輸出狀態(tài)都可以解碼以將計數器重置為所需的計數。
　　在我們上面的簡單 MOD-5 示例中，我們使用了 3 輸入與門來解碼 101 二進制輸出狀態(tài)，但可以使用任何邏輯電路以所需計數重置觸發(fā)器。
　　然而，使用異步計數器產生所需計數的任意大小的 MOD 計數器的缺點之一是，當計數器達到其復位條件時，可能會出現稱為“毛刺”的不良影響。
　　在這短暫的時間內，計數器的輸出可能會呈現不正確的值，因此有時最好使用同步計數器作為模數計數器，因為所有觸發(fā)器都由相同的時鐘信號計時，因此同時改變狀態(tài)。
　　模數 10 計數器
　　十進制計數器是模數計數器電路的一個很好的例子，它使用外部組合電路來產生模數為 10 的計數器。十進制（除以 10）計數器（例如 TTL 74LS90）在其計數序列中有 10 個狀態(tài)，使其適合需要數字顯示的人機交互。
　　十進制計數器有四個輸出，產生一個 4 位二進制數，通過使用外部 AND 和 OR 門，我們可以檢測到第 9 個計數狀態(tài)的發(fā)生，從而將計數器重置為零。與其他模數計數器一樣，它逐個接收輸入時鐘脈沖，并反復從 0 計數到 9。
　　一旦達到計數 9（二進制為 1001），計數器就會返回到 0000，而不是繼續(xù)到 1010。十進制計數器的基本電路可以由 JK 觸發(fā)器（TTL 74LS73）制成，該觸發(fā)器在時鐘信號的負后沿切換狀態(tài)，如圖所示。　　MOD-10 十進制計數器

　　10 個十進制數計數器
　　MOD 計數器摘要
　　我們在本教程中關于MOD 計數器已經看到，二進制計數器是根據時鐘信號生成二進制位序列的順序電路，二進制計數器的狀態(tài)由所有計數器輸出形成的特定組合決定。
　　計數器可以產生的不同輸出狀態(tài)的數量稱為計數器的模數或模數。計數器的模數（或 MOD 數）是計數器在一個完整計數周期內經過的唯一狀態(tài)總數，模 n 計數器也稱為除以 n 的計數器。
　　計數器的模數為：2 n，其中 n = 觸發(fā)器的數量。因此，3 觸發(fā)器計數器的最大計數為 2 3 = 8 個計數狀態(tài)，稱為 MOD-8 計數器。計數器可以計數的最大二進制數為 2 n –1，最大計數為 (111) 2 = 2 3 –1 = 7 10。然后計數器從 0 計數到 7。
　　常見的 MOD 計數器包括 MOD 數為 2、4、8 和 16 的計數器，使用外部組合電路可以配置為計數到除最大 2 n模數以外的任何預定值。一般來說，可以使用“m”個觸發(fā)器的任何排列來構建任何 MOD 計數器。
　　具有截斷序列的計數器的常見模數是十 (1010)，稱為 MOD-10。序列中具有十個狀態(tài)的計數器稱為十進制計數器。十進制計數器可用于連接數字顯示器。其他 MOD 計數器包括 MOD-6 或 MOD-12 計數器，它們可用于數字時鐘以顯示一天中的時間。