D 型觸發(fā)器是基本的數(shù)字存儲元件。在這里，我們檢查它們的輸入輸出行為和內部電路。
　　邏輯門是所有數(shù)字技術的構建模塊。然而，現(xiàn)代世界的大量計算功能僅靠組合邏輯 電路是不可能實現(xiàn)的。在完全由組合邏輯組成的電路中，輸出僅取決于輸入的當前狀態(tài)。所有信號通過互連的邏輯門直接從輸入傳輸?shù)捷敵觥?br>　　為了實現(xiàn)與當今數(shù)字技術相關的高級計算和信號處理，我們需要組合邏輯和數(shù)字存儲器。換句話說，我們需要順序邏輯。雖然組合邏輯使我們能夠構建有用的設備，例如加法器、多路復用器和編碼器，但順序邏輯使我們能夠進入微處理器領域。
　　在時序邏輯電路中，輸出取決于輸入信號的序列（當前狀態(tài)和歷史狀態(tài)）。這允許創(chuàng)建帶有存儲器的數(shù)字設備，例如鎖存器和觸發(fā)器。然而，盡管這兩種電路類型都用作數(shù)字存儲設備，但它們之間存在重要區(qū)別：
　　鎖存器是電平觸發(fā)的，這意味著當“使能”輸入處于活動狀態(tài)時（例如，在時鐘信號的邏輯高脈沖期間），它會對輸入信號做出響應。
　　觸發(fā)器是邊沿觸發(fā)的，這意味著當“使能”輸入改變狀態(tài)時（例如，在時鐘信號的上升沿），它會對輸入信號做出響應。
　　在實際應用中，通常更希望有一個僅在特定事件發(fā)生時對輸入狀態(tài)敏感的存儲設備。因此，人字拖的使用更加廣泛。
　　在我看來，D 觸發(fā)器是最重要的觸發(fā)器，我什至稱其為最重要的數(shù)字存儲器子電路。在本文中，我們將了解其電氣行為和內部結構。
　　什么是 D 觸發(fā)器？　　D 觸發(fā)器因其單一數(shù)據(jù)輸入而得名，它的功能正是存儲單元需要執(zhí)行的功能 - 它在控制信號有效轉換時將輸入邏輯電平存儲為輸出電壓，而在所有其他時間都簡單地執(zhí)行保留輸出電壓。

　　圖 1 顯示了一個基本的 D 觸發(fā)器。如您所見，它有四個終端：
　　數(shù)據(jù)輸入 ( D )。
　　時鐘或控制輸入 ( C )。
　　輸出 ( Q )。
　　輸出的反轉版本 ( Q? )。
　　基本 D 觸發(fā)器的電路符號。
　　圖 1.基本 D 觸發(fā)器的電路符號。這些端子是數(shù)據(jù)輸入 ( D )、時鐘或控制輸入 ( C )、輸出 ( Q ) 和輸出的反相版本 ( Q )。圖片由Tony R. Kuphaldt提供　　表 1 描述了響應時鐘信號上升沿的 D 觸發(fā)器的操作。

　　最后問
　　下降沿行中的 X 表示D的邏輯電平不相關。Q僅受上升沿輸入狀態(tài)的影響。在時鐘信號的上升沿，數(shù)據(jù)輸入被采樣并傳遞到Q輸出。通過查看圖 2 中的時序圖，我們可以在時域中看到這一點。　　D 觸發(fā)器的時序圖。

　　圖 2.D觸發(fā)器的時序圖。圖片（已修改）由Tony R. Kuphaldt提供
　　由同一時鐘信號的上升沿或下降沿控制的八個D觸發(fā)器可以充當一字節(jié)（8位）寄存器。當與解碼電路結合時，一組單字節(jié)寄存器充當存儲體。
　　為了了解 D 觸發(fā)器的內部邏輯門結構，讓我們檢查以下功能塊：
　　SR鎖存器。
　　D鎖存器。
　　脈沖檢測器。
　　SR 鎖存器　　設置-復位 (SR) 鎖存器是時序邏輯的基礎子電路。該鎖存器通過反饋實現(xiàn)記憶，可以由或非門或與非門構建。圖 3 顯示了作為兩個交叉耦合 NOR 門實現(xiàn)的 SR 鎖存器。

　　SR 鎖存器使用兩個或非門實現(xiàn)。
　　圖 3. SR 鎖存器實現(xiàn)為兩個交叉耦合的 NOR 門。圖片由Tony R. Kuphaldt提供
　　將輸出信號反饋回輸入端子允許 SR 鎖存器保留先前的輸出狀態(tài)。下面的真值表指定了鎖存器的輸入輸出行為。
　　表 2. SR 鎖存器真值表。
　　　無效的
　　要了解此行為，請考慮以下事件序列：
　　首先，我們假設S為高，R為低。因此Q值會很高。
　　現(xiàn)在將S驅動至邏輯低電平?，F(xiàn)在兩個輸入都很低，而Q仍然很高——它是“鎖定的”，這意味著它保留了之前的狀態(tài)。
　　現(xiàn)在將R驅動至邏輯高電平。當R為邏輯高電平、S為邏輯低電平時，Q將為低電平。
　　現(xiàn)在將R驅動至邏輯低電平。再次，兩個輸入都為低電平，但這次Q為低電平。
　　相同的輸入組合在步驟 4 中產(chǎn)生與步驟 2 不同的輸出狀態(tài)。這是因為電路同時受到當前輸入狀態(tài)和先前輸出狀態(tài)的影響。
　　為了使 SR 鎖存器更有用，我們需要額外的電路來確定鎖存器何時響應或不響應其輸入狀態(tài)。圖 4 顯示了“門控”SR 鎖存器，即具有啟用/禁用信號的 SR 鎖存器?？刂菩盘枠擞洖镋，表示“啟用”?！　￠T控 SR 鎖存器。

　　圖 4.門控 SR 鎖存器。圖片由Tony R. Kuphaldt提供
　　通過這一添加，我們現(xiàn)在有了一個電平觸發(fā)的鎖存器——當E為低電平時，鎖存器的作用就像S和R為低電平一樣。換句話說，E上的邏輯低電平會將鎖存器置于保留先前輸出模式，而不管S和R輸入的真實狀態(tài)如何。
　　D 鎖存器
　　從技術上講，我們不需要同時設置和重置輸入來存儲單個內存位。僅存儲一個輸入信號的邏輯電平的存儲單元更直觀。這就是我們使用 D 鎖存器的原因（圖 5）。
　　AD鎖存器。
　　圖 5. AD 鎖存器。圖片由Tony R. Kuphaldt提供
　　如圖所示，D 鎖存器只是一個門控 SR 鎖存器，其中S輸入被重命名為D，而R輸入始終是D的反相。這種安排使得S = R = 1（無效）狀態(tài)和S = R = 0（鎖存）狀態(tài)不可能。正如我們在表 3 中看到的，Q跟隨D，并且鎖存模式僅通過E信號來實現(xiàn)。
　
　　脈沖檢測器
　　要將電平觸發(fā)的 D 鎖存器轉變?yōu)檫呇赜|發(fā)的 D 觸發(fā)器，我們需要一個脈沖檢測器，該電路將寬脈沖轉換為與脈沖的上升沿或下降沿對齊的非常窄的脈沖。圖 6 中的圖表描述了實現(xiàn)脈沖檢測器的一種方法。在這里，多個串聯(lián)連接的逆變器會產(chǎn)生短暫的延遲。與門使用主輸入和延遲輸入來創(chuàng)建窄脈沖。　　使用多個串聯(lián)逆變器構建的脈沖檢測器。

　　圖 6.使用多個串聯(lián)逆變器構建的脈沖檢測器。圖片由Tony R. Kuphaldt提供
　　如果我們將 D 鎖存器的E信號通過脈沖檢測器，然后將其饋送到與門，我們將得到一個 D 觸發(fā)器，它的作用就好像它僅在E信號的上升沿或下降沿時響應輸入一樣。實際上，觸發(fā)器仍然是電平觸發(fā)的，但現(xiàn)在感興趣的電平是脈沖檢測器輸出的活動狀態(tài)。這種活躍狀態(tài)總是非常短暫。