在處理新的 SuperSpeed USB 3.0 標(biāo)準(zhǔn)時(shí)，保持高速信號(hào)的完整性是最大的挑戰(zhàn)之一。信號(hào)轉(zhuǎn)接驅(qū)動(dòng)器可以增強(qiáng)和均衡信號(hào)，而多路復(fù)用器可以最大限度地減少端口遠(yuǎn)離主機(jī)控制器的系統(tǒng)的性能下降。其結(jié)果是一個(gè)靈活、可靠的 USB 3.0 系統(tǒng)，可保持信號(hào)完整性。
　　USB 在全球的安裝量超過(guò) 60 億臺(tái)，幾乎 100% 存在于所有 PC 和外圍設(shè)備中，是無(wú)可爭(zhēng)議的接口之王。運(yùn)行速度為 480 Mbps 的高速 USB 2.0 在過(guò)去十年中已經(jīng)滿足了大多數(shù)消費(fèi)者的需求，但現(xiàn)在，隨著高清視頻成為常態(tài)，人們渴望更快地下載數(shù)字內(nèi)容，是時(shí)候進(jìn)行升級(jí)了。
　　新規(guī)范 SuperSpeed USB 3.0 的帶寬足足增加了 10 倍，通過(guò)雙絞線電纜的運(yùn)行速度高達(dá) 5 Gbps。新規(guī)范向后兼容 USB 2.0，但現(xiàn)實(shí)是 USB 3.0 是另一種動(dòng)物。USB 2.0 使用簡(jiǎn)單的基于總線的架構(gòu)以及監(jiān)督操作的主機(jī)，而 USB 3.0 使用更復(fù)雜的差分信號(hào)技術(shù)，包括端口定向、分組環(huán)境中的雙向連接。
　　對(duì)于具有其他高速串行接口（例如第二代和第三代 PCI Express）經(jīng)驗(yàn)的工程師來(lái)說(shuō)，從 USB 2.0 過(guò)渡到 USB 3.0 將更容易，因?yàn)檫@些協(xié)議與 USB 3.0 非常相似，尤其是在物理層。但只有 USB 2.0 經(jīng)驗(yàn)的工程師在開(kāi)始處理 USB 3.0 的多千兆位信號(hào)速率時(shí)可能會(huì)面臨學(xué)習(xí)曲線。與任何高速接口一樣，USB 3.0 面臨的最大挑戰(zhàn)之一是信號(hào)完整性。
　　隨著信號(hào)速度的提高，信號(hào)質(zhì)量會(huì)迅速下降，尤其是當(dāng)傳輸涉及長(zhǎng) PCB 走線、多個(gè)連接器和不同長(zhǎng)度的電纜時(shí)。
　　為了幫助提高高速信號(hào)完整性，恩智浦開(kāi)發(fā)了可增強(qiáng)和均衡信號(hào)的轉(zhuǎn)接驅(qū)動(dòng)器，以及可最大限度減少端口遠(yuǎn)離主機(jī)控制器的系統(tǒng)中的信號(hào)衰減的多路復(fù)用器。在本文中，我們介紹 PTN36241B 和 PTN36242L 轉(zhuǎn)接驅(qū)動(dòng)器以及 CBTL02042A/B 和 CBTL02043A/B 多路復(fù)用器，并了解它們?nèi)绾螏椭O(shè)計(jì)人員創(chuàng)建符合 USB 合規(guī)標(biāo)準(zhǔn)的可靠、靈活的 USB 3.0 系統(tǒng)。
　　PTN36241B 和 PTN36242L 轉(zhuǎn)接驅(qū)動(dòng)器 USB 3.0 控制器現(xiàn)已集成到距離 USB 端口一定距離的芯片組中。如果控制器和端口連接器之間的 PCB 走線太長(zhǎng)，信號(hào)將迅速衰減。信號(hào)轉(zhuǎn)接驅(qū)動(dòng)器可以增強(qiáng)信號(hào)，使其在到達(dá)端口所需的距離時(shí)保持其完整性。　　通過(guò)電纜傳輸也會(huì)出現(xiàn)類(lèi)似的信號(hào)完整性問(wèn)題。USB 3.0 可能比 USB 2.0 快十倍，但最大電纜長(zhǎng)度更短。使用 USB 2.0，信號(hào)傳輸至少五米，但使用 USB 3.0，標(biāo)準(zhǔn)電纜限制僅為三米。這里也可以使用信號(hào)轉(zhuǎn)接驅(qū)動(dòng)器，以在更長(zhǎng)的距離上傳輸信號(hào)。通過(guò)設(shè)計(jì)在電纜延長(zhǎng)器中的轉(zhuǎn)接驅(qū)動(dòng)器，USB 3.0 信號(hào)可以可靠地傳輸七米或更遠(yuǎn)。NXP 開(kāi)發(fā)了兩款適用于 USB 3.0 的轉(zhuǎn)接驅(qū)動(dòng)器：?jiǎn)味丝?PTN36241B 和雙端口 PTN3624L。這兩款器件均可在一系列 USB 3.0 環(huán)境中提供業(yè)界領(lǐng)先的信號(hào)完整性。圖 1 顯示了單端口 PTN36241B 的示例配置。雙端口 PTN3624L 可用于類(lèi)似的配置，

　　　　圖 1 單端口 PTN36241B USB 3.0 轉(zhuǎn)接驅(qū)動(dòng)器的示例應(yīng)用
　　兩款 NXP 轉(zhuǎn)接驅(qū)動(dòng)器均通過(guò)兩個(gè)通道支持 5 Gbps。一個(gè)通道的數(shù)據(jù)流面向 USB 主機(jī)，而另一通道面向 USB 外設(shè)或設(shè)備。每個(gè)通道均包含一個(gè) SuperSpeed 發(fā)送 (Tx) 差分通道和一個(gè) SuperSpeed (Rx) 差分通道。在大多數(shù)情況下，這種配置允許設(shè)計(jì)人員將系統(tǒng)從 USB 2.0 過(guò)渡到 USB 3.0，而無(wú)需更改外形尺寸或 PCB 材料 (FR4)，從而以快速、廉價(jià)的方式交付新的向后兼容系統(tǒng)。引腳排列還可以將走線路由與 USB 3.0 連接器相匹配。每個(gè)轉(zhuǎn)接驅(qū)動(dòng)器都會(huì)調(diào)節(jié) USB 3.0 信號(hào)，以便傳輸更遠(yuǎn)的距離。該設(shè)備對(duì)惡化的輸入信號(hào)執(zhí)行接收均衡，然后以去加重的方式發(fā)送信號(hào)，以最大限度地提高系統(tǒng)鏈路性能。這兩款器件都配備了多個(gè)配置引腳（PTN36241B 有五個(gè)級(jí)別，PTN36242L 有四個(gè)級(jí)別），因此每個(gè)通道都可以選擇接收器均衡、發(fā)送器去加重和輸出擺幅級(jí)別。每個(gè)通道上具有可選的發(fā)送去加重和輸出擺幅，可提供適合特定通道條件的信號(hào)預(yù)補(bǔ)償。集成終端電阻在發(fā)送和接收路徑上提供阻抗匹配，并且自動(dòng)指示和檢測(cè)接收器終端。PTN36241B 在五級(jí)配置引腳上提供 I2C 總線接口的智能復(fù)用。默認(rèn)情況下，該器件配置有板載級(jí)別的配置引腳。當(dāng)通過(guò)這些復(fù)用引腳執(zhí)行 I 2C 總線讀/寫(xiě)操作時(shí)，該器件對(duì)每個(gè) I 2C 事務(wù)進(jìn)行解碼并相應(yīng)地配置其內(nèi)部功能。內(nèi)置電源管理功能可通過(guò)各種 USB 3.0 低功耗模式 (U2/U3) 顯著節(jié)省功耗。該器件檢測(cè) LFPS 信令和鏈路的電氣狀況，并可以動(dòng)態(tài)激活或停用內(nèi)部電路和邏輯。該器件無(wú)需主機(jī)軟件干預(yù)即可執(zhí)行這些操作并節(jié)省電量。每個(gè)轉(zhuǎn)接驅(qū)動(dòng)器都支持自動(dòng)兼容技術(shù)，可實(shí)現(xiàn)由內(nèi)部狀態(tài)機(jī)控制的一致性測(cè)試，從而無(wú)需單獨(dú)的硬件一致性引腳。兩個(gè)轉(zhuǎn)接驅(qū)動(dòng)器均由 3.3 V 電源供電。單端口 PTN36241B 采用 HVQFN24 封裝（4 x 4 x 1 mm，0.5 mm 間距），雙端口 PTN36242L 采用 HVQFN32 封裝（3 x 6 x 0.85 mm，0.5 mm）。
　　CBTL02042A/B 和 CBTL02043A/B 開(kāi)關(guān)
　　CBTL02042A/B 和 CBTL02043A/B 專(zhuān)為高速串行接口應(yīng)用而設(shè)計(jì)，是具有兩個(gè)差分通道的 2 對(duì) 1 多路復(fù)用器/解復(fù)用器開(kāi)關(guān)。它們用于將兩個(gè)差分信號(hào)切換到信號(hào)衰減較低的兩個(gè)位置之一。CBTL02042A/B 支持高達(dá) 7 GHz 的帶寬，CBTL02043A/B 是業(yè)界首款支持高達(dá) 10 GHz 帶寬的交換機(jī)。圖 2 給出了一個(gè)示例應(yīng)用程序，其中 CBTL02042A 用于在筆記本電腦的主主板和擴(kuò)展塢之間進(jìn)行復(fù)用。
　　屏幕截圖 2012-10-02 下午 3.36.00.png
　　圖 2 CBTL02042A 可以在筆記本電腦主板和擴(kuò)展塢之間進(jìn)行復(fù)用
　　恩智浦的高帶寬 CMOS 傳輸門(mén)技術(shù)最大限度地降低了開(kāi)關(guān)阻抗，并允許擴(kuò)展現(xiàn)有的高速端口，從而有助于提高帶寬和降低插入損耗。獨(dú)特的設(shè)計(jì)技術(shù)最大限度地降低了開(kāi)關(guān)的阻抗，使得通過(guò)開(kāi)關(guān)觀察到的衰減可以忽略不計(jì)。該技術(shù)還最大限度地減少了高速接口所要求的通道間偏移和通道間串?dāng)_。因此，這兩款器件都具有極低的插入損耗：100 MHz 時(shí)為 -0.5 dB，4.0 GHz 時(shí)為 -1.3 dB。圖 3 給出了 CBTL02043A/B 的差分插入損耗行為。
　　屏幕截圖 2012-10-02 下午 3.36.11.png
　　圖3 CBTL02043A開(kāi)關(guān)的差分插損
　　這兩款器件均設(shè)計(jì)用于擴(kuò)展現(xiàn)有的高速端口，以實(shí)現(xiàn)極低的功耗。每個(gè)都配備了關(guān)閉功能，以最大限度地減少應(yīng)用程序不活動(dòng)時(shí)的功耗。待機(jī)電流消耗小于 1 ?A。這兩款器件均采用緊湊型 DHVQFN20 封裝，并提供不同的引腳排列以支持特定的應(yīng)用布局。“A”版本使用“流通”引腳排列，在封裝的相對(duì)兩側(cè)具有輸入和輸出引腳。它們非常適合與主板上具有不同信號(hào)源的邊緣連接器一起使用，以及信號(hào)傳播變化且走線長(zhǎng)度不那么重要的情況?！癇”版本使用“環(huán)繞式”引腳排列，并且在封裝的兩側(cè)都有輸出。