本應(yīng)用筆記介紹了專為最大化且可靠的數(shù)據(jù)采集而設(shè)計的模數(shù)轉(zhuǎn)換器輸入緩沖器和保護技術(shù)。該文檔還簡要描述了 SCR 閂鎖以及不同的輸入保護技術(shù)。
    本應(yīng)用筆記介紹了專為最大化且可靠的數(shù)據(jù)采集而設(shè)計的模數(shù)轉(zhuǎn)換器輸入緩沖器和保護技術(shù)。該文檔還簡要介紹了 SCR 閂鎖（即創(chuàng)建低阻抗路徑）以及不同的輸入保護技術(shù)，以保證 ADC 輸入電壓不超過轉(zhuǎn)換器的電源電壓。
    ADC 輸入緩沖器和保護電路的設(shè)計對于優(yōu)化且可靠的數(shù)據(jù)采集系統(tǒng)至關(guān)重要。Crystal Semiconductor 應(yīng)用筆記“ADC 輸入緩沖器”很好地涵蓋了這一領(lǐng)域，系統(tǒng)設(shè)計人員應(yīng)查看此信息。自從《ADC 輸入緩沖器》出版以來，出現(xiàn)了許多關(guān)于 ADC 輸入保護相關(guān)附加信息和電路的請求。本應(yīng)用筆記介紹了適用于 CS5336 系列轉(zhuǎn)換器的緩沖/保護電路。所描述的技術(shù)同樣適用于其他系列的 Crystal 模數(shù)轉(zhuǎn)換器。
    可控硅閂鎖
    SCR 閂鎖被定義為“通過觸發(fā) CMOS 輸入和輸出電路中固有的寄生四層雙極結(jié)構(gòu) (SCR)，在電源軌之間創(chuàng)建低阻抗路徑”。這是一種自維持條件，一旦鎖存，無論 I/O 引腳電壓如何，CMOS 器件都會保持這種狀態(tài)，直到電源電壓被移除。閂鎖期間的過多功耗也可能損壞器件。通過施加高于電源軌的電壓，強制電流進入 CMOS 器件的輸入或輸出通常會導(dǎo)致閂鎖。當(dāng)通電時，Crystal Semiconductor ADC 極易受到閂鎖的影響，因為啟動閂鎖所需的電流量很大。當(dāng)加電期間施加的輸入電壓大于瞬時電源電壓時，可能會出現(xiàn)問題。當(dāng)電源電壓超過絕對最大指定值時，可能會出現(xiàn)不太常見但同樣具有破壞性的 SCR 狀況。設(shè)計者可以使用多種保護技術(shù)，每種技術(shù)都有各自的優(yōu)點和缺點。
    防護技術(shù)
    輸入保護的目標(biāo)是保證 ADC 輸入電壓永遠不會超過轉(zhuǎn)換器的電源電壓。這是通過“外部”世界和 ADC 輸入之間的運算放大器緩沖器來實現(xiàn)的，然后將 ADC 輸入電壓偏移限制在轉(zhuǎn)換器電源電壓所限定的范圍內(nèi)。    方法一

 

  

  有許多高質(zhì)量運算放大器可供設(shè)計工程師用作輸入緩沖器，其中大多數(shù)設(shè)計為采用大于 +/- 5 V 的電源供電。使用所需的多個電源會帶來潛在問題。在信號幅度偏移、瞬態(tài)上電條件或運算放大器故障期間，ADC 模擬輸入可能會遇到比 ADC 電源更大的電壓。有多種方法可用于鉗位 ADC 輸入電壓。圖 1 顯示了使用多個電源的二極管鉗位輸入緩沖器電路。為 CR1-CR4 選擇的二極管類型至關(guān)重要，必須使用以下標(biāo)準(zhǔn)進行評估。

    1. 正向偏置電壓特性。肖特基二極管因其低正向偏置電壓特性而成為首選。
    2. 反向偏置漏電流。電壓相關(guān)漏電流的影響與電路阻抗成正比，并可能導(dǎo)致失真。漏電流也會隨溫度變化，必須在預(yù)期的工作溫度范圍內(nèi)進行評估。
    3. 反向偏置電容。電壓相關(guān)的結(jié)電容可能會導(dǎo)致失真，并且與電路元件值相比必須是微不足道的。
    方法二    輸入保護的目標(biāo)也可以通過使用與轉(zhuǎn)換器相同的電源為輸入緩沖器供電來實現(xiàn)，如圖4所示。該電路比圖1的電路需要更少的元件，并且使用公共電源保證了放大器輸出不會超過 ADC 電源電壓。然而，CS5336 實現(xiàn)滿量程數(shù)字輸出所需的模擬電壓通常為 +/- 3.68 V，而大多數(shù)運算放大器不具備 +/- 5 V 電源的輸出能力。

  

    由于音頻信號的瞬態(tài)特性，數(shù)字音頻系統(tǒng)通常在低于滿量程 10 至 20 dB 的平均電平下運行。這是為了留出足夠的余量來處理高幅度瞬態(tài)信號。由于調(diào)節(jié)器容差而導(dǎo)致的滿量程失真增加可以認為是微不足道的。如果需要，2% 的調(diào)節(jié)器將避免失真的增加。