本文你可以獲得什么？
　　MOS管構(gòu)成的緩沖器Buffer和漏極開路們OD門是數(shù)字電路非常重要的概念，怎么構(gòu)成的；
　　反相器，線與邏輯怎么玩，又怎么用呢？
　　根據(jù)原理圖，真值表，應(yīng)用典型電路全面了解基本的邏輯門，與門，或門，與非門。
　　半導(dǎo)體SS, TT, FF是怎么回事？
　　1.MOS管邏輯電路（與門，或門，非門等）
　　作為硬件工程師，不能不懂芯片；而要想懂芯片，MOS管構(gòu)成的各種基本邏輯電路必須熟記于心，才能夠更熟練的看懂芯片的框圖。場效應(yīng)管（Field-Effect Transistor）通過不同的搭配可以構(gòu)成各種各樣的門電路，如開篇所說，這些最基本的單元電路或許是現(xiàn)代IC的基礎(chǔ)。以下的電路形式在常用的74系列的芯片中大量存在著，之后介紹的OD門，緩沖器則常見于芯片的GPIO口等管腳的設(shè)計(jì)。

　　MOS管構(gòu)成基本的與門、或門電路

　　與門可以由六個(gè)管子構(gòu)成，通過示意圖應(yīng)該能更清楚看出與門的工作示意圖，然后由真值表可以看出輸入輸出的對應(yīng)關(guān)系。本文中給出與門的對應(yīng)電路，如有興趣，大家可以思考或門的電路結(jié)構(gòu)，其實(shí)二者是存在對應(yīng)關(guān)系的。

　　2.反相器
　　下圖則給出了反相器的電路圖，輸入和輸出狀態(tài)相反，謂之反相器。

　　電路分析：
　　輸入Vi為低電平時(shí)，上管導(dǎo)通，下管截止，輸出為高電平；輸入Vi為高電平時(shí)，上管截止，下管導(dǎo)通，輸出為低電平。
　　與非門
　　下圖則給出了與非門的電路圖，與非門也就是同為零，異為一。

　　當(dāng)A,B輸入均為低電平時(shí)，1,2管導(dǎo)通，3,4管截止，C端電壓與Vdd一致，輸出高電平。當(dāng)A輸入高電平，B輸入低電平，1,3管導(dǎo)通，2,4管截止，C端電位與1管的漏極保持一致，輸出高電平。當(dāng)A輸入低電平，B輸入高電平，2,4導(dǎo)通，1,3管截止，C端電位與2管的漏極保持一致，輸出高電平。當(dāng)A，B輸入均為高電平時(shí)，1,2管截止，3,4管導(dǎo)通，C端電壓與地一致，輸出低電平。
　　4.緩沖器Buffer
　　CMOS緩沖器(buffer)，緩沖器跟反相器是對立的，緩沖器輸入與輸出相同，反相器輸入與輸出相反。

　　電路分析：
　　前面Q1，Q2組成了一個(gè)反相器；后面Q3，Q4又構(gòu)成了一個(gè)反相器，相當(dāng)于反了兩次相，于是又還原了。
　　5.漏極開路門
　　漏極開路門是一個(gè)十分經(jīng)典常用的電路，常見于主芯片的GPIO口或者單片機(jī)的GPIO口的設(shè)計(jì)中。**要最重要的一點(diǎn)就是：**漏極開路是高阻態(tài)，一般應(yīng)用需要接上拉電阻。

　　【漏極開路門的應(yīng)用-線與邏輯】Z=z1z2z3

　　“線與”邏輯是因?yàn)槎鄠€(gè)邏輯單元的輸出的三極管，共用一個(gè)上拉電阻，只要一個(gè)邏輯單元輸出低電平，即集電極（漏極）開路輸出的管子導(dǎo)通，那么輸出低電平；而只有全部單元截止,輸出端被上拉電阻置為高電平，這是一個(gè)很實(shí)用的電路，可以用于邏輯仲裁等電路系統(tǒng)中。
　　或許工作幾年后，一般會(huì)覺得二極管三極管電路很簡單，那只能說明研究得還不夠深入。有時(shí)候越簡單的東西底層的東西其實(shí)更復(fù)雜。比如從工藝角度來說，晶體管分為TT, SS, FF, IC設(shè)計(jì)是繞不過這些的，基礎(chǔ)也并不容易，考慮到更深入一些，又覺得只學(xué)到皮毛。