基于用ADC0804設(shè)計的A/D電路
出處:gtw 發(fā)布于:2011-08-24 20:09:16 | 9080 次閱讀
ADC0804引腳功能及應用特性如下:
CS 、RD 、WR (引腳1、2、3):是數(shù)字控制輸入端,滿足標準TTL 邏輯電平。其中CS 和WR 用來控制A/D 轉(zhuǎn)換的啟動信號。CS 、RD 用來讀A/D 轉(zhuǎn)換的結(jié)果,當它們同時為低電平時,輸出數(shù)據(jù)鎖存器DB0~DB7 各端上出8 位并行二進制數(shù)碼。CLKI(引腳4)和CLKR(引腳19):ADC0801~0805 片內(nèi)有時鐘電路,只要在外部CLKI”和“CLKR”兩端外接一對電阻電容即可產(chǎn)生A/D 轉(zhuǎn)換所要求的時鐘,其振蕩頻率為fCLK≈1/1.1RC。其典型應用參數(shù)為:R=10KΩ,C=150PF,fCLK≈640KHZ,轉(zhuǎn)換速度為100μs。若采用外部時鐘,則外部fCLK 可從CLKI 端送入,此時不接R、C。允許的時鐘頻率范圍為100KHZ~1460KHZ。INTR (引腳5): INTR 是轉(zhuǎn)換結(jié)束信號輸出端,輸出跳轉(zhuǎn)為低電平表示本次轉(zhuǎn)換已經(jīng)完成,可作為微處理器的中斷或查詢信號。如果將CS 和WR 端與INTR 端相連,則ADC0804 就處于自動循環(huán)轉(zhuǎn)換狀態(tài)。CS =0 時,允許進行A/D 轉(zhuǎn)換。WR 由低跳高時A/D 轉(zhuǎn)換開始,8 位逐次比較需8×8=64 個時鐘周期,再加上控制邏輯操作,轉(zhuǎn)換需要66~73 個時鐘周期。在典型應用fCLK=640KHZ 時,轉(zhuǎn)換時間約為103μs~114μs。當fCLK 超過640KHZ,轉(zhuǎn)換下降,超過極限值1460KHZ 時便不能正常工作。
版權(quán)與免責聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://m.58mhw.cn,違反者本網(wǎng)將追究相關(guān)法律責任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔此類作品侵權(quán)行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負版權(quán)等法律責任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。














