在160計(jì)數(shù)器中當(dāng)S1=S2=0時(shí)計(jì)數(shù)器保持Q、C=0；當(dāng)S1=S2=1時(shí)計(jì)數(shù)器計(jì)數(shù)。

　　A．   定義1#芯片為低位，2#芯片為高位。

　　用低位芯片的進(jìn)位輸出端C，作為向高位芯片進(jìn)行進(jìn)位的控制信號(hào)（不是用C的邊沿去觸發(fā)高位計(jì)數(shù)器的CP脈沖端，而是去控制高位計(jì)數(shù)器的當(dāng)S1、S2端，從而控制高位計(jì)數(shù)器的計(jì)數(shù)或是保持）。當(dāng)?shù)臀挥?jì)數(shù)器計(jì)數(shù)狀態(tài)從0到8時(shí)，C=0，使高位計(jì)數(shù)器的S1=S2=0，處于保持狀態(tài)，高位計(jì)數(shù)器不能進(jìn)行計(jì)數(shù)；當(dāng)?shù)臀挥?jì)數(shù)器計(jì)數(shù)到9狀態(tài)（即Q3Q2Q1Q0=1001）時(shí)，C=1，由于兩集成計(jì)數(shù)器共A．   用同一個(gè)CP脈沖，雖然S1=S2=1，但CP脈沖有效邊沿已過，高位計(jì)數(shù)器并不計(jì)數(shù)；在低位計(jì)數(shù)器的一個(gè)計(jì)數(shù)循環(huán)中，只有當(dāng)?shù)谑畟€(gè)CP脈沖到來時(shí)，高位計(jì)數(shù)器的S1=S2=1，處于計(jì)數(shù)狀態(tài)，允許計(jì)數(shù)，使高位計(jì)數(shù)器遞加1。也就是說，低位計(jì)數(shù)器每一個(gè)計(jì)數(shù)循環(huán)（10個(gè)狀態(tài)）中，C端只在一個(gè)狀態(tài)發(fā)出一個(gè)進(jìn)位控制信號(hào)，開啟高位計(jì)數(shù)器進(jìn)行計(jì)數(shù)。

　　本次進(jìn)位完畢后，低位計(jì)數(shù)器歸0，同時(shí)C=0，使高位計(jì)數(shù)器的S1=S2=0，封鎖了高位計(jì)數(shù)器的CP端，即使有CP脈沖，但高位計(jì)數(shù)器也不計(jì)數(shù)。從而使得低位計(jì)數(shù)器每一個(gè)計(jì)數(shù)循環(huán)完成后，允許高位計(jì)數(shù)器計(jì)數(shù)1，達(dá)到進(jìn)位的目的。這種方式級(jí)聯(lián)同步計(jì)數(shù)器，所有集成計(jì)數(shù)器共用同一個(gè)CP脈沖觸發(fā)，是同步計(jì)數(shù)器，可以克服異步計(jì)數(shù)器中的過度干擾。 前面我們討論了十進(jìn)制集成計(jì)數(shù)器的級(jí)聯(lián)，組成的計(jì)數(shù)器是百進(jìn)制、千進(jìn)制、10i進(jìn)制的計(jì)數(shù)器。用16進(jìn)制集成計(jì)數(shù)器進(jìn)行級(jí)聯(lián)，得到的是幾進(jìn)制計(jì)數(shù)器呢？按數(shù)學(xué)上的計(jì)數(shù)規(guī)律，以16進(jìn)位，就是16進(jìn)制，得到16i進(jìn)制計(jì)數(shù)器（i：為16進(jìn)制數(shù)的位數(shù)，即16進(jìn)制集成計(jì)數(shù)器的個(gè)數(shù)），圖1就是由兩個(gè)16進(jìn)制集成計(jì)數(shù)器級(jí)聯(lián)組成的一個(gè)162=256進(jìn)制計(jì)數(shù)器。

　　圖1  兩個(gè)16進(jìn)制集成計(jì)數(shù)器級(jí)聯(lián)組成的=256進(jìn)制計(jì)數(shù)器