摘要：AD9751 是一種轉(zhuǎn)換速率可高達(dá)300MSPS的高速數(shù)模轉(zhuǎn)換器，它具有雙端口輸入、轉(zhuǎn)換高、速度快、功耗小、成本低等諸多優(yōu)點(diǎn)。同時(shí)具有優(yōu)異的交、直流特性，可廣泛應(yīng)用于需要數(shù)據(jù)轉(zhuǎn)換的應(yīng)用場(chǎng)合，同時(shí)可拓展高速數(shù)據(jù)系統(tǒng)中的應(yīng)用。文中介紹了AD9751的主要特點(diǎn)和工作原理，討論了它的內(nèi)部PLL及高數(shù)字接口等應(yīng)用問(wèn)題。

　　關(guān)鍵詞：高速A/D轉(zhuǎn)換 PLL 高速數(shù)據(jù)接口 AD9751

　　1 概述

　　AD9751是一個(gè)雙輸入端口的超高速10位CMOS DAC。它內(nèi)含一個(gè)高性能的10位D/A內(nèi)核、一個(gè)基準(zhǔn)電壓和一個(gè)數(shù)字接口電路。當(dāng)AD9751工作于300MSPS時(shí)，仍可保持優(yōu)異的交流和直流特性。

　　AD9751 的數(shù)字接口包括兩個(gè)緩沖鎖存器以及控制邏輯。當(dāng)輸入時(shí)鐘占空比不為50%時(shí)，可以使用內(nèi)部頻率鎖相環(huán)電路（PLL）。此時(shí)，頻率鎖相環(huán)電路將以?xún)杀队谕獠繎?yīng)用時(shí)鐘的速度來(lái)驅(qū)動(dòng)DAC鎖存器，并可從兩個(gè)輸入數(shù)據(jù)通道上交替?zhèn)鬏敂?shù)據(jù)信號(hào)。其輸出傳輸數(shù)據(jù)率是單個(gè)輸入通道數(shù)據(jù)率的兩倍。當(dāng)輸入時(shí)鐘的占空比為 50%或者對(duì)于時(shí)鐘抖動(dòng)較為敏感時(shí)，該鎖相環(huán)可能失效，此時(shí)芯片內(nèi)的時(shí)鐘倍增器將啟動(dòng)。因而當(dāng)鎖相環(huán)失效時(shí)，可使用時(shí)鐘倍增器，或者在外部提供2倍時(shí)鐘并在內(nèi)部進(jìn)行2分頻。

　　CLK輸入端（CLK+CLK-）能以差分方式或者單端方式驅(qū)動(dòng)，這時(shí)信號(hào)壓擺率可低至1V的峰峰值。由于AD9751采用分段電流源結(jié)構(gòu)，因而可運(yùn)用適當(dāng)?shù)?a target="_blank">開(kāi)關(guān)技術(shù)去減小干擾，以使動(dòng)態(tài)達(dá)到最了。其差分電源輸出可支持單端或差分應(yīng)用。每個(gè)差分輸出端均可提供從2mA～20mA的標(biāo)稱(chēng)滿(mǎn)量程電流。

　　AD9751采用選進(jìn)的低成本的0.35μm的CMOS工藝制造。它能在單電源2.7V～3.6V下工作，其功耗小于300mW。
　　AD9751具有如下主要特點(diǎn)：

　　●為高速TxDAC+s系列成員之一，且與該系列其它芯片的引腳兼容，可提供10、12和14位的分辨率。

　　●具有超高速的300MSPS轉(zhuǎn)換速率。

　　●帶有雙10位鎖存和多路復(fù)用輸入端口。

　　●內(nèi)含時(shí)鐘倍增器，可采用差分和單端時(shí)鐘輸入。

　　●功耗低，在2.7V～3.6V的單電源時(shí)，其功率低于300mW。

　　●片內(nèi)帶有1.20V且具有溫度補(bǔ)償?shù)膸峨妷夯鶞?zhǔn)。

　　2 AD9751的引腳功能

　　AD9751采用48腳LQFP封裝，其工作溫度范圍為-40～+85℃，各主要引腳的功能如下：

　　IOUTA(43腳)：差分DAC電流輸出端；

　　IOUTB（42腳）：差分DAC電流輸出端；

　　REFIO（39腳）：基準(zhǔn)輸入/輸出端；

　　DIV0，DIV1（37，38腳）：PLL控制和輸入端口模式選擇輸入腳；

　　FSADJ（40腳）：滿(mǎn)刻度電流輸出調(diào)節(jié)端；

　　AVDD（41腳）：模擬電源電壓；

　　ACOM（44腳）：模擬公共端；

　　DVDD（5，21腳）：數(shù)字電源電壓；

　　DCOM（4，22腳）：數(shù)字公共端；

　　PLLVDD（47腳）：相位鎖存回路電源電壓；

　　CLKVDD（48腳）：時(shí)鐘電源電壓；

　　CLKCOM（45腳）：時(shí)鐘和相位鎖存回路公共端；

　　CLK+（2腳）：差分時(shí)鐘輸入端；

　　CLK-（3腳）：差分時(shí)鐘輸入端；

　　LPF（46腳）：PLL的低通濾波器；

　　RESET（1腳）：內(nèi)部時(shí)鐘分頻器清零；

　　PLL-LOCK（6腳）：PLL鎖定顯示器輸出；

　　DB8-P1/DB0-P1（7～16腳）：數(shù)據(jù)位，DB9～DB0，端口1；

　　DB9-P2/DB0-P2（23～32腳）：數(shù)據(jù)位，DB9～DB0，端口2。

　　3 工作原理

　　圖1 是AD9751的內(nèi)部原理結(jié)構(gòu)和外圍設(shè)計(jì)電路簡(jiǎn)化方框圖?？梢钥闯觯篈D9751包括一個(gè)能提供高達(dá)20mA滿(mǎn)量程電流（IOUTFS）的PMOS電流源陣列。該陣列被分成31個(gè)相等電流源并由它們組成5個(gè)有效位（MSB）。接下的4位，或中間位，由15個(gè)相等的電流源組成，它們的值為一個(gè)有效位電流源的1/16，剩下的LSB是中間位電流源的二進(jìn)制權(quán)值的一部分。AD9751采用電流源實(shí)現(xiàn)中間位和較低位，而不是用R-2R梯形網(wǎng)絡(luò)，因而提高了多量程時(shí)小信號(hào)的動(dòng)態(tài)性能，并且有助于維持DAC的高輸出阻抗特性（例如100kΩ）。

　　AD9751 數(shù)模轉(zhuǎn)換器中的模擬和數(shù)字部分各有自己獨(dú)立的供電電源（AVDD和DVDD），因而可以獨(dú)立地在2.7V～3.6V的工作范圍內(nèi)工作。它的數(shù)字部分包括邊沿觸發(fā)鎖存器和分段譯碼邏輯電路。而模擬部分則包括PMOS電流源及其相關(guān)的差分開(kāi)關(guān)，以及1.2V的帶隙電壓基準(zhǔn)和一個(gè)基準(zhǔn)電壓控制放大器。

　　AD9751的滿(mǎn)刻度輸出電流由基準(zhǔn)控制放大器決定，它通過(guò)調(diào)節(jié)一個(gè)外部電位器可使電流在2mA～20mA的范圍內(nèi)變化。而用外部電位器，基準(zhǔn)控制放大器和電壓基準(zhǔn)VREFIO可組合設(shè)定基準(zhǔn)電流IREF。AD9751的滿(mǎn)刻度電流IOUTFS是IREF的值的32倍。

　　4 應(yīng)用設(shè)計(jì)

　　4. 1 基準(zhǔn)電壓

　　AD9751內(nèi)含一個(gè)1.2V的帶隙基準(zhǔn)電壓。使用內(nèi)部基準(zhǔn)時(shí)，在引腳REFIO和ACOM之間接0.1μF的電容可達(dá)到去耦的目的。

　　外部基準(zhǔn)可以提供一個(gè)固定的基準(zhǔn)電壓以提高和漂移特性，有時(shí)還可以給增益控制提供一個(gè)可變的基準(zhǔn)電壓，從而起到乘法器的作用。因此，也可以使用接于REFIO端的外部基準(zhǔn)。

　　4.2 鎖相環(huán)時(shí)鐘