音影先锋亚洲天堂网|电影世界尽头的爱完整版播放|国产 熟女 91|高清无码免费观看欧美日韩|韩国一区二区三区黄色录像|美女亚洲加勒比在线|亚洲综合网 开心五月|7x成人在线入口|成人网站免费日韩毛片区|国产黄片?一级?二级?三级

首頁 | 行業(yè)黑名單 | 幫助 IC 電子元器件 電子資訊 技術資料

FLASH 的PDF資料 暫且沒有下載

FLASH 的貨源和報價 FLASH 的相關技術信息

其他型號

NAND FLASH 調(diào)研和選型

　　閃存簡介

　　閃存是可通過電擦寫和重編程的非揮發(fā)性計算機存儲器。閃存技術主要應用在計算機和其他數(shù)字設備間傳輸數(shù)據(jù)的存儲卡和USB盤上。它是一種可用大塊擦寫和重編程技術訪問的特殊類型的EEPROM（Electrically Erasable Programmable Read-Only Memory）。閃存不需要電源維持芯片內(nèi)保存的數(shù)據(jù)。另外閃存相比硬盤有數(shù)倍的訪問速度并且更抗震動。它可以經(jīng)受很大的壓力，極端的溫度，甚至可以浸泡在水中仍然保持可用。

　　FLASH MEMORY主要采用兩種規(guī)格的技術：NAND和NOR。NOR型與NAND型閃存的區(qū)別很大，打個比方說，NOR型閃存更像內(nèi)存，有獨立的地址線和數(shù)據(jù)線，但價格比較貴，容量比較��；而NAND型更像硬盤，地址線和數(shù)據(jù)線是共用的I/O線，類似硬盤的所有信息都通過一條硬盤線傳送一般，而且NAND型與NOR型閃存相比，成本要低一些，而容量大得多。因此， NOR型閃存比較適合頻繁隨機讀寫的場合，通常用于存儲程序代碼并直接在閃存內(nèi)運行，手機就是使用NOR型閃存的大戶，所以手機的“內(nèi)存”容量通常不大；NAND型閃存主要用來存儲資料，我們常用的閃存產(chǎn)品，如閃存盤、數(shù)碼存儲卡都是用NAND型閃存。在大部分應用中都采用NAND FLASH，以下的芯片選型都是關于NAND FLASH。

　　NAND型閃存的技術特點

　　內(nèi)存和NOR型閃存的基本存儲單元是bit，用戶可以隨機訪問任何一個bit的信息。而NAND型閃存的基本存儲單元是頁（Page）（可以看到，NAND型閃存的頁就類似硬盤的扇區(qū)，硬盤的一個扇區(qū)也為512字節(jié)）。每一頁的有效容量是512字節(jié)的倍數(shù)。所謂的有效容量是指用于數(shù)據(jù)存儲的部分，實際上還要加上16字節(jié)的校驗信息，因此我們可以在閃存廠商的技術資料當中看到“（512+16）Byte”的表示方式。目前2Gb以下容量的NAND型閃存絕大多數(shù)是（512+16）字節(jié)的頁面容量，2Gb以上容量的NAND型閃存則將頁容量擴大到（2048+64）字節(jié)。

　　NAND型閃存以塊為單位進行擦除操作。閃存的寫入操作必須在空白區(qū)域進行，如果目標區(qū)域已經(jīng)有數(shù)據(jù)，必須先擦除后寫入，因此擦除操作是閃存的基本操作。一般每個塊包含32個512字節(jié)的頁，容量16KB；而大容量閃存采用2KB頁時，則每個塊包含64個頁，容量128KB。

　　每顆NAND型閃存的I/O接口一般是8條，每條數(shù)據(jù)線每次傳輸（512+16）bit信息，8條就是（512+16）×8bit，也就是前面說的512字節(jié)。但較大容量的NAND型閃存也越來越多地采用16條I/O線的設計，如三星編號K9K1G16U0A的芯片就是64M×16bit的NAND型閃存，容量1Gb，基本數(shù)據(jù)單位是（256+8）×16bit，還是512字節(jié)。

　　尋址時，NAND型閃存通過8條I/O接口數(shù)據(jù)線傳輸?shù)刂沸畔�包，每包傳�?8位地址信息。由于閃存芯片容量比較大，一組8位地址只夠?qū)ぶ?56個頁，顯然是不夠的，因此通常一次地址傳送需要分若干組，占用若干個時鐘周期。 NAND的地址信息包括列地址（頁面中的起始操作地址）、塊地址和相應的頁面地址，傳送時分別分組，至少需要三次，占用三個周期。隨著容量的增大，地址信息會更多，需要占用更多的時鐘周期傳輸，因此NAND型閃存的一個重要特點就是容量越大，尋址時間越長。而且，由于傳送地址周期比其他存儲介質(zhì)長，因此 NAND型閃存比其他存儲介質(zhì)更不適合大量的小容量讀寫請求。

　　NAND閃存的架構(gòu)

　　NAND閃存可分為兩大架構(gòu)，分別是單層式儲存（Single Level Cell），即SLC；多層式儲存（Multi Level Cell），即MLC。還有一類多位式存儲（Multi Bit Cell），即MBC，由英飛凌（Infineon）與賽芬半導體（Saifun Semiconductors）合資利用NROM技術共同開發(fā)的NAND架構(gòu)，技術上的問題目前還沒有得到廣泛應用。網(wǎng)上相關資料也非常有限，因此暫時不做討論。

　　MLC是英特爾（INTEL）在1997年9月最先研發(fā)成功的，其原理是將兩個位的信息存入一個浮動柵（Floating Gate，閃存存儲單元中存放電荷的部分），然后利用不同電位的電荷，透過內(nèi)存儲存格的電壓控制精準讀寫。即一個Cell存放多個bit，現(xiàn)在常見的MLC架構(gòu)閃存每Cell可存放2bit，容量是同等SLC架構(gòu)芯片的2倍，其發(fā)展速度遠快于曾經(jīng)的SLC架構(gòu)。

　　SLC技術與EEPROM原理類似，只是在浮置閘極（Floating gate）與源極（Source gate）之中的氧化薄膜更薄，其數(shù)據(jù)的寫入是透過對浮置閘極的電荷加電壓，然后可以透過源極，即可將所儲存的電荷消除，采用這樣的方式便可儲存每1個信息位，這種技術的單一位方式能提供快速的程序編程與讀取，不過此技術受限于低硅效率的問題，必須由較先進的流程強化技術才能向上提升SLC制程技術，單片容量目前已經(jīng)很難再有大的突破，發(fā)展空間不大。

　　MLC架構(gòu)可以一次儲存4個以上的充電值，因此擁有比較好的存儲密度，但是MLC架構(gòu)理論上只能承受約1萬次的數(shù)據(jù)寫入，而SLC架構(gòu)可承受約10萬次，是MLC的10倍。下面是一個關于SLC和MLC性能基本數(shù)據(jù)的表格：

　　MLC閃存的讀取性能需花費兩倍長的時間，寫入性能需花費四倍長的時間。SLC架構(gòu)由于每Cell僅存放1bit數(shù)據(jù)，故只有高和低2種電平狀態(tài)，使用1.8V的電壓就可以驅(qū)動。而MLC架構(gòu)每Cell需要存放多個bit，即電平至少要被分為4檔（存放2bit），所以需要有3.3V及以上的電壓才能驅(qū)動。

　　SLC最大的優(yōu)勢在于其使用壽命長，是MLC的十倍以上。但是，根據(jù)摩爾定律，電子產(chǎn)品的更新速率是以月計算的，雖然MLC的數(shù)據(jù)寫入次數(shù)只有一萬次，但是對于大眾用戶來說已經(jīng)足夠了，因此SLC的優(yōu)勢并不明顯，而且還要面臨MLC低成本高容量的挑戰(zhàn)。因此，MLC技術是未來NAND FLASH的發(fā)展趨勢，隨著月來越多公司參與技術更新，MLC在性能上會逐漸接近并超過SLC。除非設計中要求使用期限比較長，否則通常采用MLC架構(gòu)。但是現(xiàn)在采用MLC架構(gòu)的NAND FLASH產(chǎn)品容量最小為4Gbit，最大可以到256Gbit，隨著SSD（Nand Flash-based Solid State Drive）硬盤的發(fā)展，MLC架構(gòu)主要用于SSD上。

　　決定NAND型閃存的因素

　　1、頁數(shù)量

　　前面已經(jīng)提到，越大容量閃存的頁越多、頁越大，尋址時間越長。但這個時間的延長不是線性關系，而是一個一個的臺階變化的。譬如128、256Mb的芯片需要3個周期傳送地址信號，512Mb、1Gb的需要4個周期，而2、4Gb的需要5個周期。

　　2、頁容量

　　每一頁的容量決定了一次可以傳輸?shù)臄?shù)據(jù)量，因此大容量的頁有更好的性能。前面提到大容量閃存（4Gb）提高了頁的容量，從512字節(jié)提高到2KB。頁容量的提高不但易于提高容量，更可以提高傳輸性能。我們可以舉例子說明。以三星K9K1G08U0M和K9K4G08U0M為例，前者為1Gb，512字節(jié)頁容量，隨機讀（穩(wěn)定）時間12μs，寫時間為200μs；后者為4Gb，2KB頁容量，隨機讀（穩(wěn)定）時間25μs，寫時間為300μs。假設它們工作在20MHz。

　　讀取性能

　　NAND型閃存的讀取步驟分為：發(fā)送命令和尋址信息→將數(shù)據(jù)傳向頁面寄存器（隨機讀穩(wěn)定時間）→數(shù)據(jù)傳出（每周期8bit，需要傳送512+16或2K+64次）。

　　K9K1G08U0M讀一個頁需要：

　　5個命令、尋址周期×50ns+12μs+（512+16）×50ns=38.7μs

　　K9K1G08U0M實際讀傳輸率：512字節(jié)÷38.7μs=13.2MB/s。

　　K9K4G08U0M讀一個頁需要：

　　6個命令、尋址周期×50ns+25μs+（2K+64）×50ns=131.1μs。

　　K9K4G08U0M實際讀傳輸率：2KB字節(jié)÷131.1μs=15.6MB/s

　　因此，采用2KB頁容量比512字節(jié)也容量約提高讀性能20%。

　　寫入性能

　　NAND型閃存的寫步驟分為：發(fā)送尋址信息→將數(shù)據(jù)傳向頁面寄存器→發(fā)送命令信息→數(shù)據(jù)從寄存器寫入頁面。其中命令周期也是一個，我們下面將其和尋址周期合并，但這兩個部分并非連續(xù)的。

　　K9K1G08U0M寫一個頁需要：

　　5個命令、尋址周期×50ns+（512+16）×50ns+200μs=226.7μs。

　　K9K1G08U0M實際寫傳輸率：512字節(jié)÷226.7μs=2.2MB/s。

　　K9K4G08U0M寫一個頁需要：

　　6個命令、尋址周期×50ns+（2K+64）×50ns+300μs=405.9μs。

　　K9K4G08U0M實際寫傳輸率：2112字節(jié)/405.9μs=5MB/s

　　因此，采用2KB頁容量比512字節(jié)頁容量提高寫性能兩倍以上。

　　3、塊容量

　　塊是擦除操作的基本單位，由于每個塊的擦除時間幾乎相同（擦除操作一般需要2ms，而之前若干周期的命令和地址信息占用的時間可以忽略不計），塊的容量將直接決定擦除性能。大容量NAND型閃存的頁容量提高，而每個塊的頁數(shù)量也有所提高，一般4Gb芯片的塊容量為2KB×64個頁=128KB，1Gb芯片的為512字節(jié)×32個頁=16KB。可以看出，在相同時間之內(nèi)，前者的擦速度為后者8倍！

　　4、I/O位寬

　　以往NAND型閃存的數(shù)據(jù)線一般為8條，不過從256Mb產(chǎn)品開始，就有16條數(shù)據(jù)線的產(chǎn)品出現(xiàn)了。但由于控制器等方面的原因，x16芯片實際應用的相對比較少，但將來數(shù)量上還是會呈上升趨勢的。雖然x16的芯片在傳送數(shù)據(jù)和地址信息時仍采用8位一組，占用的周期也不變，但傳送數(shù)據(jù)時就以16位為一組，帶寬增加一倍。K9K4G16U0M就是典型的64M×16芯片，它每頁仍為2KB，但結(jié)構(gòu)為（1K+32）×16bit。

　　模仿上面的計算，我們可以知道：

　　K9K4G16U0M讀一個頁需要：

　　6個命令、尋址周期×50ns+25μs+（1K+32）×50ns=78.1μs。

　　K9K4G16U0M實際讀傳輸率：2KB字節(jié)÷78.1μs=26.2MB/s

　　K9K4G16U0M寫一個頁需要：

　　6個命令、尋址周期×50ns+（1K+32）×50ns+300μs=353.1μs。

　　K9K4G16U0M實際寫傳輸率：2KB字節(jié)÷353.1μs=5.8MB/s

　　可以看到，相同容量的芯片，將數(shù)據(jù)線增加到16條后，讀性能提高近70%，寫性能也提高16%。

　　5、頻率

　　工作頻率的影響很容易理解。NAND型閃存的工作頻率在20～33MHz，頻率越高性能越好。前面以K9K4G08U0M為例時，我們假設頻率為20MHz，如果我們將頻率提高一倍，達到40MHz，則K9K4G08U0M讀一個頁需要：

　　6個命令、尋址周期×25ns+25μs+（2K+64）×25ns=78μs。

　　K9K4G08U0M實際讀傳輸率：2KB字節(jié)÷78μs=26.3MB/s

　　可以看到，如果K9K4G08U0M的工作頻率從20MHz提高到40MHz，讀性能可以提高近70%！當然，上面的例子只是為了方便計算而已。在三星實際的產(chǎn)品線中，可工作在較高頻率下的應是K9XXG08UXM，而不是K9XXG08U0M，前者的頻率目前可達33MHz。

　　6、制造工藝

　　制造工藝可以影響晶體管的密度，也對一些操作的時間有影響。譬如前面提到的寫穩(wěn)定和讀穩(wěn)定時間，它們在我們的計算當中占去了時間的重要部分，尤其是寫入時。如果能夠降低這些時間，就可以進一步提高性能。90nm的制造工藝能夠改進性能嗎？答案恐怕是否！目前的實際情況是，隨著存儲密度的提高，需要的讀、寫穩(wěn)定時間是呈現(xiàn)上升趨勢的。前面的計算所舉的例子中就體現(xiàn)了這種趨勢，否則4Gb芯片的性能提升更加明顯。

　　綜合來看，大容量的NAND型閃存芯片雖然尋址、操作時間會略長，但隨著頁容量的提高，有效傳輸率還是會大一些，大容量的芯片符合市場對容量、成本和性能的需求趨勢。而增加數(shù)據(jù)線和提高頻率，則是提高性能的最有效途徑，但由于命令、地址信息占用操作周期，以及一些固定操作時間（如信號穩(wěn)定時間等）等工藝、物理因素的影響，它們不會帶來同比的性能提升。

　　閃存行業(yè)概況

　　在閃存領域里市場占有率最高的五大廠商為：三星、東芝、美光、海力士和英特爾。其中三星和東芝的市場占有率最大，但是英特爾與美光合資成立的IM NAND FLASH公司擁有強大的技術后盾，在34NM制程內(nèi)與三星競爭。因此NAND FLASH生產(chǎn)廠商的競爭主要集中在技術上的競爭，同種類型的產(chǎn)品之間的差價很小，通常情況下選用三星的芯片，因為其在國內(nèi)的市場占有率最高，貨源充足。

　　NAND FLASH 選型

　　在芯片選型時，首先考慮滿足用戶要求，然后在滿足要求的基礎上選擇性價比最高的芯片。

　　在NAND FLASH 選型中，需要考慮的因素主要有：架構(gòu)、容量、價格、使用壽命等。其實歸結(jié)起來就是兩點：容量和價格。因為像其他因素如尺寸多少nm，采用什么架構(gòu)，決定了容量的大小，架構(gòu)決定了使用壽命。以本次選型為例：

　　上表列出的是當前市場上2Gbit容量的NAND主要款型。通過市場調(diào)研，三星的市場占有率最大，貨源充足，相對于其他廠商有價格優(yōu)勢，因此選擇三星的芯片作為開發(fā)板的NAND FLASH。

　　具體比較K9F2G08ROA和K9F2G08UOA：由上表可以看出，ROA的供電電壓為1.8V，UOA的電壓為3.3V，ROA的功率要小，適用于對系統(tǒng)散熱有要求的場合，在有的情況下需用電平轉(zhuǎn)換模塊；ROA的讀寫周期要比UOA要慢，并且ROA只適用于MCP（多芯片封裝），而UOA可用多種封裝模式，如TSOP1-48PIN和WSOP1等。

　　綜合以上考慮，選擇Samsung的K9F2G08UOA做為開發(fā)板的NAND FLASH 芯片。

　　小結(jié)

　　如何對NAND產(chǎn)品進行選型，設計相關產(chǎn)品需要有掌握下列參數(shù)進行一下詳細地分析：

　　1、容量問題，NAND的容量要多少M BIT，這個要在能滿足系統(tǒng)的情況下盡可能選用低容量來節(jié)約成本。

　　2、 位寬，設計這需要根據(jù)自己的電路選用相對應位寬的NAND ，NAND目前都是8BIT位寬。

　　3 、電壓，供電電壓有3.3V和1.8V，需要根據(jù)具體要求確定NAND的電壓，三星都有相對應的產(chǎn)品。

　　4 、NAND要確認是選用Large block還是Small block，Large和Small的劃分基本上是以4Gbit為分界。

　　5 、ND產(chǎn)品市場競爭激烈，各大廠商會經(jīng)常更新產(chǎn)品的制成，納米技術的提升會帶來成本的降低，所以在選擇的時候一定要定期關注新版本的測試，其實新產(chǎn)品對于芯片本身沒有任何變化，只是內(nèi)部晶元會做一些調(diào)整而已。42納米技術是目前比較常見的NAND產(chǎn)品。

　　NAND未來發(fā)展趨勢

　　1、MLC架構(gòu)

　　基于MLC架構(gòu)的SSD（solid state disk）固態(tài)存儲器正在向傳統(tǒng)的機械式硬盤挑戰(zhàn)，而SanDisk和Toshiba開發(fā)的3-bit和4-bit存儲單元更是比原來的2-bit存儲單元在存儲密度上有了很大提升，采用3-bit和4-bit存儲的創(chuàng)新技術，并結(jié)合高級的40nm和30nm工藝， NAND閃存的晶圓利用率已經(jīng)提升到超過250Mbit/mm2。不久前，2-bit多層單元（MLC）設計結(jié)合50nm到40nm工藝的設計讓晶圓利用率達到了100到150Mbits/mm2。并且在數(shù)據(jù)傳輸速率上，SanDisk和Toshiba的43nm、4-bit單元的64Gbit NAND器件達到5.6 Mbytes/s。Hynix的48nm、3-bit單元的32Gbit NAND閃存達到5.5Mbytes/s。MLC架構(gòu)將是下一階段的新的技術制高點。

　　2、MCP多芯片封裝

　　在同一個封裝內(nèi)集成不同類型的存儲器芯片，以提高存儲器的可靠性，為設備制造商節(jié)省電路板空間。多片封裝通常含有不同類型的存儲器如SRAM、閃存或DRAM。多芯片封裝需要數(shù)項關鍵性工藝支持，諸如晶圓薄化（wafer thinning）、再分布層（redistribution layer）、芯片切割（chip sawing）以及引線鍵合（wire bonding）。

　　3、新型物料和工藝的運用

　　隨著芯片尺寸縮小，需要更低的操作電壓，并推動了更薄隧道電介質(zhì)的需求，以將電荷傳輸至浮動柵或傳輸出浮動柵，但電介層較薄的話，可靠性就較低。在先進的工藝尺寸中，一個浮動柵的活動區(qū)域?qū)Υ鎯�單元晶體管的影響較小，但從控制到浮動柵的耦合比例需要保持恒定。所以，需要更薄的多晶硅層間介電質(zhì)（IPD）。在有兩種介電質(zhì)情況下，介電常數(shù)更高（higher-k）的材料能減少有效電荷厚度，同時具有更大的物理厚度，并能維護更高的可靠性。然而，采用新型材料會給自身帶來挑戰(zhàn)，存儲單元封裝得更加緊密，會增加風險，導致一個浮動柵上的電荷會影響相鄰存儲單元的操作。最后，閃存的操作依賴于較高電壓來寫入或擦除存儲單元。需要在給定硅片面積條件且無損存儲單元效率的條件下，設計和應用能夠轉(zhuǎn)換電壓的控制晶體管。

　　4、相變存儲器（PCM）

　　相變存儲器（phase change memory），簡稱PCM，利用硫族化合物在晶態(tài)和非晶態(tài)巨大的導電性差異來存儲數(shù)據(jù)的。在不久的將來閃存會遭遇嚴重的尺寸縮小限制，而新型相變存儲材料，即使體積極其微小，該材料也會具有非常高的性能。相變存儲器兼有NOR-type flash、memory NAND-type flash memory和 RAM或EEpROM相關的屬性。

　　一位可變

　　如同RAM或EEPROM，PCM可變的最小單元是一位。閃存技術在改變儲存的信息時要求有一步單獨的擦除步驟。而在一位可變的存儲器中存儲的信息在改變時無需單獨的擦除步驟，可直接由1變?yōu)?或由0變?yōu)?。

　　非易失性

　　相變存儲器如NOR閃存與NAND閃存一樣是非易失性的存儲器。RAM需要穩(wěn)定的供電來維持信號，如電池支持。DRAM也有稱為軟錯誤的缺點，由微�；蛲饨巛椛鋵е碌碾S機位損壞。早期Intel進行的兆比特PCM存儲陣列能夠保存大量數(shù)據(jù)，該實驗結(jié)果表明PCM具有良好的非易失性。

　　讀取速度

　　如同RAM和NOR閃存，PCM技術具有隨機存儲速度快的特點。這使得存儲器中的代碼可以直接執(zhí)行，無需中間拷貝到RAM。PCM讀取反應時間與最小單元一比特的NOR閃存相當，而它的的帶寬可以媲美DRAM。相對的，NAND閃存因隨機存儲時間長達幾十微秒，無法完成代碼的直接執(zhí)行。

　　寫入/擦除速度

　　PCM能夠達到如同NAND的寫入速度，但是PCM的反應時間更短，且無需單獨的擦除步驟。NOR閃存具有穩(wěn)定的寫入速度，但是擦除時間較長。PCM同RAM一樣無需單獨擦除步驟，但是寫入速度（帶寬和反應時間）不及RAM。隨著PCM技術的不斷發(fā)展，存儲單元縮減，PCM將不斷被完善。

　　縮放比例

　　縮放比例是PCM的第五個不同點。NOR和NAND存儲器的結(jié)構(gòu)導致存儲器很難縮小體型。這是因為門電路的厚度是一定的，它需要多于10V的供電，CMOS邏輯門需要1V或更少。這種縮小通常被成為摩爾定律，存儲器每縮小一代其密集程度提高一倍。隨著存儲單元的縮小，GST材料的體積也在縮小，這使得PCM具有縮放性。

　　目前英特爾和意法半導體已經(jīng)推出了首款PCM，而其他廠商如恒憶、三星、奇夢達等巨頭也正在抓緊研制PCM。PCM很可能成為下一代存儲器。

　　5、開放式NAND閃存接口（OpenNANDFlashInterface，ONFI）

　　開放式NAND閃存接口（ONFI）工作組專門致力于簡化NAND閃存與消費電子設備、計算平臺及工業(yè)系統(tǒng)的集成。ONFI 2.1版規(guī)范提出更簡化的閃存控制器設計，提升了閃存接口的速度（注意與閃存的讀寫速度區(qū)分），把性能水平提高到新的范圍層次——每秒166兆字節(jié)（MB/s）到200MB/s。在最新的IMX233開發(fā)板的原理圖中，使用的NAND FLASH 芯片為三星的K9GAG08U0D，其中為ONFI接口擴展預留了位置。