|
|||||||||||
PC101 |
PC101 的PDF資料下載,154331K |
其他型號 |
| PC101的供應(yīng)商: |
聯(lián)系人:趙小姐 電話:0755-83035189 |
聯(lián)系人:林先生 電話:0755-83035162 |
聯(lián)系人:韓雪 電話:0755-23489224 |
聯(lián)系人:鄭先生 電話:13691744789 |
|
| >>更多供應(yīng)商 | |||||
基于PC101處理器的CDMA2000接收機(jī)設(shè)計(jì)
PC101是一個無線通信處理器,專門用于無線通信基帶信號處理的優(yōu)化設(shè)計(jì)。PC101芯片的結(jié)構(gòu)框圖如圖1所示,系統(tǒng)由處理器陣列和一系列的外圍接口構(gòu)成, 下面對各個接口的用途和處理器陣列作詳細(xì)的介紹。
接口的說明鎖相環(huán)(PLL):模塊將輸入的時(shí)鐘進(jìn)行四倍頻,倍頻后的時(shí)鐘作為芯片內(nèi)的工作時(shí)鐘。主機(jī)接口:用來與外部CPU相連,對芯片進(jìn)行配置,與外部CPU進(jìn)行數(shù)據(jù)傳輸?shù)慕涌凇?shù)據(jù)傳輸可以有兩種方式,一種是通過寄存器進(jìn)行數(shù)據(jù)傳輸,另一種是直接采用DMA的方式進(jìn)行快速大量的數(shù)據(jù)傳輸。可配置的接口:PC101有四個可以配置的接口,這四個接口可以配置成下面兩種模式之一,芯片間互連(IPI)接口和異步數(shù)據(jù)傳輸接口(ADI),各個端口可以進(jìn)行獨(dú)立配置。控制和同步接口:完成對PC101的復(fù)位、啟動停止等操作,通過此接口也可實(shí)現(xiàn)多個PC101間的同步工作。外部SRAM接口:每個處理單元(AE)都有一定數(shù)量的數(shù)據(jù)和指令的存儲器,外部SRAM接口是對片上存儲器的一個擴(kuò)充, 用于對存儲空間要求比較大的場合,比如維特比譯碼。JTAG接口:遵從IEEE1149.1-2001規(guī)范,為系統(tǒng)調(diào)試所用。處理器陣列核心處理器陣列是PC101的核心部分,其系統(tǒng)結(jié)構(gòu)示意圖如圖2所示,一個PC101處理陣列由430處理器單元(AE)構(gòu)成,AE是一個16b位的RISC微處理器,各個處理單元之間由一條32位的總線和一些可編程的交換矩陣進(jìn)行互連。處理器單元間的通信是基于時(shí)分復(fù)用的策略,處理器間傳送的數(shù)據(jù)在不同的時(shí)隙進(jìn)行,對高速的信號傳送就分配更長時(shí)隙。每個AE的指令集都是一樣的,但是為了使基帶處理中各個處理單元都能很好的發(fā)揮性能,不同的AE之間又有一定的差別,主要表現(xiàn)為存儲器的數(shù)量和一些特殊指令上,這430個AE可分為四類:
CDMA2000移動臺硬件設(shè)計(jì)CDMA2000移動臺硬件結(jié)構(gòu)如圖3所示,系統(tǒng)從天線接收射頻信號,經(jīng)下變頻到基帶,通過A/D變換器分別對接收到的I,Q兩路進(jìn)行四倍采樣,然后送到由4個PC101互連構(gòu)成的基帶處理模塊,同時(shí)基帶處理模塊產(chǎn)生的控制信號對射頻模塊進(jìn)行控制(增益控制、頻率調(diào)整、功率控制等);鶐幚砟K與外部CPU(PowerPC)相連,由ETHERNET口連接,實(shí)現(xiàn)系統(tǒng)的開發(fā)階段的調(diào)試,CPU實(shí)現(xiàn)對PC101的控制和數(shù)據(jù)傳輸,同時(shí)可用于上層協(xié)議的處理。
CDMA2000移動臺陣列配置與軟件實(shí)現(xiàn)接收機(jī)功能模塊介紹CDMA2000接收機(jī)分為發(fā)送和接收兩部分,這里主要介紹接收部分,接收機(jī)基帶部分可分解為若干模塊,包括同步捕獲與跟蹤、RAKE接收機(jī)、解交織、維特比譯碼,模塊劃分如圖4所示。一個模塊可被映射到一個或多個PicoArray設(shè)備, 每個模塊的接口使用picoVHDL來定義,可使用一個或多個AE來構(gòu)造子系統(tǒng),AE之間的通信也由picoVHDL來表示,模塊的全部功能通過使用C或匯編語言對每個AE進(jìn)行編程來實(shí)現(xiàn)。各個模塊實(shí)現(xiàn)的功能如下:模塊定義和軟件設(shè)計(jì)實(shí)例
下面以維特比譯碼模塊為例,對模塊的VHDL描述和內(nèi)部的C語言實(shí)現(xiàn)加以說明,程序代碼如下所示:
entity ViterbiDecode is port (outPort: out integer16pair@16; inport : in integer16pair@16);end entity ViterbiDecode;
architecture C of ViterbiDecode is
begin MEM CODEint main() {while (1){ /從輸入端口讀取數(shù)據(jù)integer16pair outputval;integer16pair value = getinPort();/進(jìn)行維特比譯碼/將譯碼結(jié)果送給輸出端口 putoutPort(outputval); } return 0; }
ENDCODE;
end architecture ViterbiDecode;
模塊的輸入輸出端口通過entity進(jìn)行定義, architecture內(nèi)部描述這個模塊的行為, 但不同于傳統(tǒng)的FPGA設(shè)計(jì),其architecture內(nèi)部的行為描述采用C語言而不再是VHDL語言,對于C語言部分以“CODE”標(biāo)記作為開始,以“ENDCODE”標(biāo)記作為結(jié)束。C語言的入口點(diǎn)也是main函數(shù),這和標(biāo)準(zhǔn)C是非常類似的。各個子系統(tǒng)通過編譯器件自動進(jìn)行連接,并且自動完成AE的分配。下面對描述中幾點(diǎn)特殊的地方加以解釋:在端口描述中"@"數(shù)字代表系統(tǒng)需要占用總線的時(shí)隙,比如@16就表示每16個時(shí)隙總線就要分給此端口一次, 域指定了語言類型,這里可以是C和ASM兩種。用來指定本子系統(tǒng)采用的AE的類型,有MAC、STAN、MEM、CTRL四種可選,或指定為 ANY(任意一種),然后由編譯器來進(jìn)行分配。
結(jié)語
4 結(jié)論.利用PC101芯片設(shè)計(jì)的無線接收機(jī)具有功能實(shí)現(xiàn)靈活,開發(fā)容易,無須修改硬件就可適應(yīng)各種標(biāo)準(zhǔn)的特點(diǎn).是一種全新的設(shè)計(jì)理念, 從目前存在的第三代移動通信各種體制中看出,它們具有許多類似的算法,CDMA2000接收機(jī)中的各模塊如Rake合并、信道估計(jì)、解交織等部分能應(yīng)用于多種體制;赑C101的軟件定義的接收機(jī)具有極大的靈活性和開放性,易于結(jié)構(gòu)化、模塊化和通用化,有利于各種通信新標(biāo)準(zhǔn)的實(shí)施和兼容。為將來的多種制式間的互聯(lián)互通,提供了一種成本低廉的純軟件的解決方案。
|
|||
|
|
|
© 2026 維庫電子市場網(wǎng)(m.58mhw.cn) 版權(quán)所有 經(jīng)營許可證編號:浙B2-20050339 版權(quán)聲明
二十一年專注打造優(yōu)質(zhì)電子元器件采購網(wǎng)、IC交易平臺。 |